ويعتبر تنفيذ برامج التحديث/التخفيض في تصميمات محطة FPGA مهمة أساسية في المنطق الرقمي، وتستخدم هذه المناظير لحساب الأحداث والتوقيت وتطبيقات المراقبة، ويوفر هذا الدليل نهجا تدريجيا لتصميم وتنفيذ هذه المناظير بكفاءة.

فهم أعلى/مواجهات الدون

إن جهازاً رقمياً يُعد إما مُصَاعداً أو يُبطل النظام استناداً إلى إشارات المراقبة، وهو يتألف عادة من منحدرات، وبوابات منطقية، ومدخلات للمراقبة، وتشمل المكونات الرئيسية سجل العد، ومنطق التحكم، ومدخلات الساعة.

تصميم المفاعل

الخطوة الأولى هي تحديد عرض المُقابلة، الذي يحدد القيمة القصوى للإحصاء، و اتخاذ إشارة التحكم للعد أو الهبوط، و استخدام المُنحدرات التافهة لتخزين العد الحالي، وتصميم المنطق المُختلط لمعالجة التكرار أو إلغاء العد استناداً إلى مدخلات التحكم.

التنفيذ في إطار برنامج العمل المتعلق بالدفعة المالية

(ج) استخدام لغة الوصف في إطار برنامج " هادر - لا " ، مثل VHDL أو Verilog، لرمز المُعد، وتحديد إشارات المدخلات للساعة، وإعادة ضبطها، والسيطرة عليها، واستخدام مجموعات العمليات أو دائماً كتل لتحديث التعويل على كل دورة من دورات الساعة، وضمان المعالجة السليمة لظروف التدفق المفرط والتدفقات الناقصة.

قائمة عينات بالخطوات الرئيسية:

  • انخفاض المدخلات وإشارات النواتج.
  • إنشاء سجلات للقبضة للعد
  • تنفيذ المنطق للعد أو الهبوط.
  • إعادة ترتيب وتدفقات زائدة.
  • تَلْخيص وفحص التصميم على معداتِ FPGA.