Die entscheidende Rolle von PCB Stack-Up bei der Hochgeschwindigkeitssignalleistung

Das Design von Hochgeschwindigkeitsleiterplatten (PCB) ist zu einer entscheidenden Herausforderung in der modernen Elektronik geworden, angetrieben von der unerbittlichen Forderung nach schnelleren Datenraten, höherer Bandbreite und kleineren Formfaktoren. Im Mittelpunkt jedes zuverlässigen Hochgeschwindigkeitsdesigns steht eine oft unterschätzte Grundlage: der Leiterplattenstapel. Der Stapelaufbau – die absichtliche Anordnung von Kupferschichten und isolierenden dielektrischen Materialien innerhalb der Leiterplatte – ist nicht nur ein mechanisches Detail. Es ist in der Tat der einzige einflussreichste physikalische Parameter, der die Signalintegrität, elektromagnetische Kompatibilität und Gesamtsystemleistung bestimmt. Ein falsch gestalteter Stapelaufbau kann ein ansonsten fehlerfreies Schaltbild in ein lautes, unzuverlässiges Produkt verwandeln. Umgekehrt bietet ein gut durchdachter Stapelaufbau eine ruhige, kontrollierte Umgebung, in der Hochgeschwindigkeitssignale mit minimaler Verzerrung reisen können.

Da die Flankenraten weiter schrumpfen und die Taktfrequenzen in den Gigahertz-Bereich steigen, übergeht das Verhalten der Signale auf einer Leiterplatte von einfacher Gleichstromleitung zu komplexer Übertragungsleitungsausbreitung. In diesem Regime dominieren parasitäre Induktivität, Kapazität und Widerstand - weitgehend durch den Stapelaufbau bestimmt - die Leistung. Zu verstehen, wie man einen Stapelaufbau entwickelt, der diese Effekte bewältigt, ist für jeden Ingenieur, der mit digitalen Hochgeschwindigkeitsschnittstellen wie PCI Express, DDR-Speicher, Gigabit Ethernet, HDMI oder USB 3.x/4 arbeitet, von wesentlicher Bedeutung. Dieser Artikel bietet eine umfassende Untersuchung, wie PCB-Stapling die Leistung von Hochgeschwindigkeitssignalen beeinflusst, mit umsetzbaren Designführungen, Materialüberlegungen und Best Practices.

Grundlagen der PCB Stack-Up Construction

Die Leiterschichten dienen als Signalführung, Leistungsverteilung und Erdreferenzierung. Die Isolierschichten (Dielektrika) dienen zur elektrischen Isolation und mechanischen Unterstützung. Bei Hochgeschwindigkeitskonstruktionen dient jede Schicht einem Zweck, und ihre Anordnung wirkt sich direkt auf die elektrische Umgebung aus, die von jedem Signal gesehen wird.

Schichttypen und ihre Funktionen

Standard-PCB-Schichten lassen sich in vier Kategorien einteilen:

  • Signalschichten tragen die tatsächlichen Daten oder Taktspuren. In Hochgeschwindigkeits-Designs werden Signale typischerweise auf Schichten neben einer Referenzebene geleitet, um einen definierten Rückweg und eine kontrollierte Impedanz zu gewährleisten.
  • Power-Ebenen - Verteilen Sie Gleichspannungsschienen auf der ganzen Linie. Diese Schichten sind typischerweise feste Kupfergießer, die auch zur Leistungsintegrität beitragen und, wenn sie mit Masseebenen gepaart sind, eine niederohmige verteilte Kapazität bilden.
  • Bodenebenen — Bieten Sie einen Rückweg mit niedriger Induktivität für Signalströme und dienen Sie als Abschirmschicht gegen elektromagnetische Störungen (EMI).
  • Dielektrische Schichten (Prepreg und Kern) - Isoliermaterialien, die leitfähige Schichten trennen. Ihre Dicke und Dielektrizitätskonstante (Dk) steuern direkt den charakteristischen Impedanz von Übertragungsleitungen und den Grad der Kopplung zwischen den Schichten.

Core vs. Prepreg Construction

Die meisten Leiterplatten werden aus einer Kombination aus Kernmaterial (einem ausgehärteten Substrat mit Kupfer auf beiden Seiten) und Prepreg (ungehärtetes glasverstärktes Epoxid, das Schichten während des Laminierens miteinander verbindet) hergestellt. Der Unterschied ist wichtig: Kernschichten haben eine streng kontrollierte Dicke und sind homogener, während die Dicke des Prepregs aufgrund des Harzflusses während des Pressens leicht variieren kann. Bei impedanzkritischen Streifenleiterstrukturen (Signal eingebettet zwischen zwei Ebenen) muss der Konstrukteur berücksichtigen, ob sich die Signalschicht in einem Kern- oder Prepreg-Stack befindet, da die dielektrische Umgebung unterschiedlich ist. Hersteller geben typischerweise detaillierte Stapelempfehlungen basierend auf ihrem Materialbestand und ihren Prozessfähigkeiten.

Wie Stack-Up direkt die Integrität von High-Speed-Signalen beeinflusst

Signalintegrität (SI) bezieht sich auf die Fähigkeit eines Signals, sich vom Treiber zum Empfänger mit akzeptabler Amplitude, Timing und Form zu verbreiten. Bei hohen Frequenzen regelt der Stapel vier miteinander verbundene Aspekte von SI: charakteristische Impedanz, Übersprechen, Rückwegkontinuität und dielektrische Verluste.

Kennfeld-Impedanzregelung

Jede Hochgeschwindigkeitsspur muss als Übertragungsleitung mit einem kontrollierten charakteristischen Impedanzwiderstand (typischerweise 50 Ω für Single-ended-Signale oder 90-100 Ω für Differentialpaare) ausgelegt sein. Die Impedanz wird durch die Spurbreite, die Kupferdicke, die dielektrische Dicke über und unter der Spur und die Dielektrizitätskonstante bestimmt. Die Stapelung definiert die beiden letztgenannten Parameter. Bei Mikrostreifenspuren (äußere Schicht, der Luft ausgesetzt ist) hängt die Impedanz von der Dicke des Dielektrikums zwischen der Spur und ihrer benachbarten Bezugsebene ab. Bei Streifenleitungen (innere Schicht, die von einem Dielektrikum umgeben ist) sind zwei dielektrische Dicken und Dielektrizitätskonstanten betroffen. Inkonsistente Dielektrizitätsdicke führt auf der ganzen Platte zu Impedanzschwankungen, die zu Reflexionen, Klingeln und Zeitfehlern führen.

Die Aufrechterhaltung der Impedanztoleranz innerhalb von ±10 % (und oft ± 5 % für serielle Hochgeschwindigkeitsverbindungen) erfordert, dass der Stapelaufbau die dielektrische Dicke bis zu einer engen Toleranz spezifiziert. Viele Hersteller benötigen ein kontrolliert dielektrisches Material wie Rogers 4003C oder Isola 370HR für kritische Impedanzschichten. Die Stapelaufbauzeichnung sollte eindeutig die Zielimpedanzwerte, die Referenzebene für jede Signalschicht und den dielektrischen Stapel anzeigen, der diese Impedanz erreicht.

Crosstalk und Inter-Layer Isolation

Übersprechen tritt auf, wenn elektromagnetische Felder von einer Signalspur unerwünschte Spannung oder Strom in einer benachbarten Signalspur induzieren. Der Stapelaufbau beeinflusst sowohl die kapazitiven als auch induktiven Kopplungsmechanismen. Spuren auf benachbarten Signalschichten ohne dazwischenliegende Masseebene leiden unter extremen Übersprechen, weil die Felder nicht enthalten sind. Eine bewährte Praxis besteht darin, Signalschichten mit Masse- oder Leistungsebenen zu wechseln, was zu Isolation führt und die Randfelder, die Übersprechen verursachen, reduziert.

Selbst wenn Signale die gleiche Schicht teilen, beeinflusst der vertikale Abstand zur Bezugsebene (die dielektrische Dicke), wie eng die Felder begrenzt sind. Ein dünneres Dielektrikum (näher an der Ebene) reduziert Fransfelder und senkt das Übersprechen zwischen benachbarten Leiterbahnen. Dünnere Dielektrika erhöhen jedoch auch die Kapazität zwischen den Schichten, was die Integrität der Leistung beeinträchtigen kann. Der Designer muss diese konkurrierenden Faktoren ausgleichen.

Bei mehrschichtigen Platten (sechs Schichten oder mehr) ist das Konzept der Symmetrie der Schichten kritisch. Ein unausgewogener Stapelaufbau - bei dem die Kupferverteilung auf beiden Seiten der Mittelebene signifikant unterschiedlich ist - kann dazu führen, dass sich die Platte während des Laminierens verzieht, was zu Dickenschwankungen und Impedanzdrift führt. Die meisten Hersteller empfehlen einen symmetrischen Stapelaufbau um die Mitte der Platte.

Rückwegintegrität

Jeder Signalstrom muss über einen niederohmigen Pfad zu seiner Quelle zurückkehren. Bei Gleichstrom folgt der Rückstrom dem Pfad des geringsten Widerstands. Bei hohen Frequenzen folgt er dem Pfad der geringsten Induktivität, der sich direkt unter der Signalspur auf der nächsten Bezugsebene befindet. Wird die Bezugsebene durch einen Split, eine Lücke oder eine Lücke unterbrochen, so wird der Rückstrom gezwungen, einen Umweg zu nehmen, wodurch eine große Stromschleife entsteht. Diese Schleife strahlt EMI aus und induziert Gleichtaktrauschen auf dem Signal. Ein richtig ausgelegtes Stapeln stellt sicher, dass jede Hochgeschwindigkeitssignalschicht eine benachbarte, kontinuierliche Masse- oder Leistungsebene hat. Wenn Signalschichten sich über einen Bereich mit einer Masse in einen Bereich mit 3,3 V kreuzen müssen, sollten Nähe des Übergangs Stitching-Kondensatoren angeordnet werden, um bei hohen Frequenzen einen Rückpfad mit niedriger Induktivität zu schaffen.

Dielektrikum und Leiterverluste

Bei Geschwindigkeiten über 1 Gbps wird die Signaldämpfung aufgrund des dielektrischen Verlustes und des Leiterverlustes signifikant. Die Auswahl des Stapelmaterials spielt hierbei eine wichtige Rolle. Der dielektrische Verlust wird durch den Verlustfaktor (Df) des isolierenden Materials verursacht. Materialien wie FR-4 haben einen Df um 0,02 bei 1 GHz, während Hochfrequenzlaminate wie Rogers 4350B Df unter 0,004 bieten. Der Wechsel zu einem Material mit geringerem Verlust kann die Dämpfung um mehrere Dezibel pro Zoll reduzieren, was sich direkt auf die erreichbare Spurlänge und die Öffnung des Augendiagramms auswirkt. Der Leiterverlust hängt von der Rauhigkeit der Spuroberfläche und dem Kupferprofil ab. Glättungsfähigeres Kupfer (wie geglühtes Kupfer) reduziert den Verlust bei hohen Frequenzen, kann jedoch bei einigen Dielektrika Adhäsionseffekte haben. Die Stapelspezifikation sollte den Kupfertyp mit dem Dielektrikum verbinden, um eine optimale Hochfrequenzleistung zu erzielen.

PCB-Stack-Up-Konfigurationen für High-Speed-Design

Die Anzahl der Schichten in einem Stapel hängt von der Dichte und Komplexität des Designs ab, aber für digitale Hochgeschwindigkeitssysteme sind typischerweise vier Schichten der empfohlene Mindestausgangspunkt, hier ist eine Aufschlüsselung der gemeinsamen Konfigurationen und ihrer jeweiligen Stärken.

Vierschichtiges Stack-Up: Der Einstiegspunkt für High-Speed

Eine Standard-Vierschichtplatte verwendet typischerweise eine obere Signalschicht, eine Masseebene, eine Leistungsebene und eine untere Signalschicht. Diese Konfiguration bietet eine ausgezeichnete Signalintegrität für Designs mit mittlerer Geschwindigkeit (< 1 Gbps), da jede Signalschicht an eine feste Referenzebene angrenzt. Die Masse- und Leistungsebenen erzeugen auch eine verteilte Bypass-Kapazität, wodurch die Leistungsintegrität verbessert wird. Die Haupteinschränkung ist die Routingdichte - bei nur zwei Signalschichten können komplexe Platinen zusätzliche Schichten erfordern.

  • Layer 1 (oben): Signal/Mikrostreifen
  • Ebene 2: Bodenebene
  • Ebene 3: Triebwerksflugzeug
  • Schicht 4 (unten): Signal/Mikrostreifen

Für höhere Geschwindigkeiten sollte das Dielektrikum zwischen Schicht 1 und Schicht 2 minimiert werden (normalerweise 100-150 μm), um Fransfelder und weniger Übersprechen zu reduzieren. Viele Hersteller bieten dünne Kernmaterialien für diesen Zweck an.

Six-Layer Stack-Up: Blending Performance mit Routing-Flexibilität

Eine sechsschichtige Platine bietet vier Routing-Schichten und zwei ebene Schichten, was eine komplexere Routing-Schichtung bei gleichzeitiger Aufrechterhaltung einer guten Signalintegrität ermöglicht. Die optimale Anordnung platziert die Erd- und Energieebenen in der Nähe der Mitte, aber immer noch in der Nähe kritischer Signalschichten.

  • Layer 1 (Top): Signal/Mikrostreifen (kritische Routen)
  • Ebene 2: Bodenebene
  • Layer 3: Signal/Streifenleitung (weniger kritisch)
  • Ebene 4: Triebwerksflugzeug
  • Layer 5: Signal/Streifenleitung (weniger kritisch)
  • Schicht 6 (Bottom): Signal/Mikrostreifen (kritische Routen)

Die Anordnung der beiden äußeren Signalschichten ist dadurch gekennzeichnet, daß die beiden Ebenen in ihrer Masseebene nebeneinander liegen, während die inneren Schichten zwischen den Ebenen isoliert sind. Der Stapelaufbau ist ebenfalls symmetrisch zur Mitte, wodurch die mechanische Stabilität gewährleistet ist. Einige Konstrukteure bevorzugen es, die beiden Ebenenschichten zusammenzusetzen (als ein Ebenenpaar), um die Kapazität zwischen den Ebenen für die Leistungsintegrität zu maximieren, obwohl dies die Isolation zwischen den inneren Signalschichten geringfügig verringert.

Achtschichtige und höhere Stack-Ups

Bei sehr dichten Platten oder Designs mit mehreren Hochgeschwindigkeitsschnittstellen (z. B. ein System, das DDR4, PCIe Gen4 und 10 GbE kombiniert) werden acht oder mehr Schichten erforderlich. Das Leitprinzip bleibt unverändert: Jede Signalschicht muss an eine Referenzebene angrenzen, und der Stapel muss symmetrisch sein. Bei einer Achtschichtplatte können zwei Ebenenpaare (GND/PWR) verwendet werden, um mehrere ruhige Referenzflächen zu erzeugen. Die äußeren Schichten werden typischerweise für die Platzierung von Komponenten und kurze, impedanzgesteuerte Leiterbahnen verwendet, während innere Schichten für längere Streifenleiterstrecken verwendet werden.

Bei Designs mit mehr als 12 Schichten ist eine sorgfältige Zusammenarbeit mit dem Leiterplattenhersteller unerlässlich. Der Stapel muss die Materialverfügbarkeit, die Dickenoptionen für Prepregs und die Einschränkungen des Laminierzyklus berücksichtigen. Viele Hersteller bieten Stapeldesign-Dienstleistungen an und können die Impedanz- und Verlusteigenschaften eines vorgeschlagenen Stapels vor dem Prototyping simulieren.

Materialauswahl für High-Speed Stack-Ups

Das dielektrische Material ist oft der am meisten übersehene Faktor im High-Speed-PCB-Design, ist aber der Haupttreiber für Verlust, Impedanzstabilität und Temperaturleistung. Standard FR-4 (z. B. Isola 370HR, Shengyi S1141) ist für Geschwindigkeiten bis zu etwa 3-5 Gbps geeignet, abhängig von der Spurlänge und den Randanforderungen. Darüber hinaus sollten Designer Materialien mit geringerem Verlustfaktor und engerer Dk-Toleranz berücksichtigen.

Gemeinsame High-Speed-dielektrische Materialien

  • FR-4 (Standard): Dk ≈ 4.2–4.6, Df ≈ 0.02 bei 1 GHz. Kostengünstig, aber verlustbehaftet bei hohen Frequenzen. Geeignet für Schnittstellen mit niedrigerer Geschwindigkeit.
  • Mid-Loss FR-4 (z. B. Isola 370HR, ITEQ IT-180A): Dk ≈ 4.1–4.3, Df ≈ 0.010–0.015. Verbesserte Verlusteigenschaften; oft für 10 GbE und PCIe Gen3 verwendet.
  • Laminate mit geringem Verlust (z. B. Rogers 4350B, Isola Astra MT77): Dk ≈ 3,5–3,7, Df < 0.004. Entwickelt für seriell seriell angeordnete Millimeterwellen- und 25+ Gbps-Verbindungen. Höhere Kosten und komplexere Herstellung.
  • PTFE-Based (z. B. Rogers RT/duroid, Taconic TLY): Dk ≈ 2,2–2,6, Df < 0.001 Ultra-low loss for RF/microwave and 100+ Gbps systems. Erfordert aufgrund der Eigenschaften von weichem Material eine spezialisierte Verarbeitung.

Bei der Auswahl eines Materials muss der Konstrukteur auch den Betriebstemperaturbereich und den Wärmeausdehnungskoeffizienten (CTE) berücksichtigen. Fehleingestelltes CTE zwischen Kupfer und Dielektrikum kann durchplattierte Durchgangslöcher beanspruchen und die Zuverlässigkeit verringern. Viele Hochgeschwindigkeitsmaterialien sind mit gewebter Glasverstärkung erhältlich, die die mechanische Stabilität verbessert und gleichzeitig einen geringen Verlust beibehält.

Rauhigkeit der Kupferoberfläche

Bei Frequenzen oberhalb von 1 GHz begrenzt der Skin-Effekt den Strom auf die Oberfläche des Kupfers. Eine raue Kupferoberfläche erhöht die Weglänge für diesen Strom, wodurch Widerstand und Verlust erhöht werden. Moderne Hochgeschwindigkeitslaminate bieten oft glatte oder "low-profile" Kupferfolie (manchmal RTF oder VLP), um diesen Effekt zu reduzieren. Der Stapel sollte den Typ der Kupferfolie angeben, insbesondere für Schichten, die die schnellsten Signale tragen.

Designregeln und Best Practices für High-Speed Stack-Ups

Während Simulation das ultimative Werkzeug für die Überprüfung eines Stapels ist, können mehrere Faustregeln das ursprüngliche Design zu einem robusten Ergebnis führen.

Geben Sie immer eine benachbarte Referenzebene an

Jede Signalschicht, insbesondere solche, die Hochgeschwindigkeitstakte oder -daten tragen, muss eine ununterbrochene Bezugsebene (Masse oder Leistung) auf der benachbarten dielektrischen Schicht haben. Die Bezugsebene sollte weit über die Signalbahnen hinausreichen und minimale Splits enthalten. Wenn eine Split unvermeidlich ist (z. B. für einen Steckerabstand), planen Sie das Zusammenfügen von Kondensatoren oder ein sorgfältiges Routing, um die Störung zu minimieren.

Regelfunktion der Dielektrikumsdicke

Die dielektrische Dicke zwischen einer Signalschicht und ihrer Bezugsebene bestimmt die Spurimpedanz. Geben Sie eine enge Toleranz für diese Dicke an (±10 % oder besser) und arbeiten Sie mit dem Hersteller zusammen, um sicherzustellen, dass die gewählten Prepreg- und Kerndicken verfügbar sind. Vermeiden Sie die Verwendung mehrerer Prepreg-Schichten unterschiedlicher Art, da dies zu einer Dk-Inhomogenität führen kann.

Matchlänge und Abstand für Differenzialpaare

Die Differenzsignalisierung beruht auf den beiden Leiterbahnen mit identischer Impedanz und Kopplung. Der Stapelaufbau muss eine gleichmäßige dielektrische Umgebung für das Paar gewährleisten. Der Abstand zwischen den beiden Leiterbahnen (Kanten-zu-Kanten-) sollte mindestens doppelt so groß sein wie die dielektrische Dicke, um eine schwache Kopplung zu erhalten, falls gewünscht, oder für eine enge Kopplung auf einem genauen Wert gehalten werden. Viele Hochgeschwindigkeitsschnittstellen geben eine Differenzimpedanztoleranz von ±5% an, was ein sorgfältiges Stapelaufbaudesign und oft eine breitere Spur erfordert als Single-ended.

Schichtsymmetrie für die Herstellungsausbeute

Um ein Verziehen der Platinen während des Laminierens zu verhindern, sollte die Kupferverteilung um die Mitte des Stapels ausgeglichen sein. Wenn die obere Hälfte drei schwere Kupferschichten und die untere Hälfte zwei aufweist, wird sich die Platine wahrscheinlich verbiegen. Viele Hersteller verlangen, dass der Stapel in Bezug auf die Anzahl der Schichten, das Kupfergewicht und die Materialart symmetrisch ist. Dies ist besonders wichtig bei Platten mit mehr als sechs Schichten.

Verwenden Sie Simulation, um vor der Herstellung zu validieren

Moderne elektromagnetische Feldlöser wie Ansys HFSS, Keysight ADS oder kostenlose Tools wie OpenEMS können den Stapelaufbau modellieren und Impedanz, Übersprechen und Einfügeverlust vorhersagen. Es ist am besten, die kritischen Spuren mit den vorgeschlagenen Stapelaufbauparametern zu simulieren, bevor sie sich an die Produktion machen. Viele Leiterplattenhersteller bieten auch einen kostenlosen Impedanzberechnungsservice an (z. B. mit Polar SI8000) basierend auf dem von Ihnen bereitgestellten Stapelaufbau - nutzen Sie dies, um zu überprüfen, ob die Zielimpedanz in ihrem Prozessfenster erreichbar ist.

Stack-up-Auswirkungen auf die EMI- und EMV-Compliance

Elektromagnetische Interferenzen (EMI) sind ein wachsendes Problem, da die Produktzertifizierung strenger wird (FCC Teil 15, CISPR 32 usw.). Der Stapelaufbau wirkt sich direkt auf abgestrahlte Emissionen in zweierlei Hinsicht aus: Schleifenbereich und Abschirmung. Eine feste Masseebene neben den Signalschichten minimiert die Schleifenfläche für Rückströme, was die effektivste Technik zur Verringerung der Gleichtaktstrahlung ist. Darüber hinaus schafft das Stapeln mehrerer Masse- und Leistungsebenen ein niederohmiges Stromverteilungsnetz, das Geräusche auf Stromschienen unterdrückt. Ein gut konzipiertes Stapelaufbau kann den Bedarf an Ferritperlen, Filterkondensatoren und Abschirmdosen reduzieren, Kosten und Platz sparen.

Bei Designs mit Mixed-Signal-Inhalten (analog und digital auf derselben Platine) sollte der Stapelaufbau spezielle Bodenebenen umfassen, die physisch geteilt sind — wenn auch mit einem gemeinsamen Bezug an einem einzigen Punkt — um zu verhindern, dass digitale Schaltgeräusche in empfindliche analoge Schaltungen eingekoppelt werden.

Praktischer Stack-Up Design Prozess

Um alle Konzepte zusammenzubringen, ist hier ein empfohlener Schritt-für-Schritt-Prozess zum Entwerfen eines High-Speed-PCB-Stack-ups.

  1. Definiere die Schnittstellenliste. Identifizieren Sie alle Hochgeschwindigkeitsschnittstellen (PCIe, USB, DDR, Ethernet) und deren Impedanz, Verlustbudget und Routing-Beschränkungen.
  2. Wähle die Anzahl der Schichten. Basierend auf der Routingdichte und der Notwendigkeit von Referenzebenen. Es werden mindestens vier Schichten empfohlen; sechs bis acht Schichten für mittlere bis hohe Komplexität.
  3. Wählen Sie dielektrische Materialien. Balance Kosten und Leistung. Verwenden Sie Standard FR-4 für nicht-kritische Schichten und Material mit geringem Verlust für die schnellsten Schnittstellen.
  4. Zuweisen von Schichten zu Ebenen und Signaltypen. Stellen Sie sicher, dass jede Signalschicht an eine feste Referenzebene angrenzt.
  5. Berechnen Sie die Spurengeometrien. Verwenden Sie einen Impedanzrechner (z. B. Polar SI8000), um die Spurbreite und den Abstand für jede Signalschicht basierend auf der Zielimpedanz und der gewählten dielektrischen Dicke zu bestimmen.
  6. Simuliere kritische Netze. Führe 2D- oder 3D-Feldlösersimulationen auf den empfindlichsten Spuren (Hochgeschwindigkeitsuhren, Differentialpaare) aus, um Impedanz, Übersprechen und Verlust zu bestätigen.
  7. Bereiten Sie den Stapel dem Hersteller zur Verfügung. Fügen Sie eine detaillierte Stapelzeichnung mit Materialien, Dicken, Kupfergewichten und Impedanzzielen hinzu. Fordern Sie vor der Fertigstellung eine DFM-Prüfung vom Hersteller an.
  8. Validieren Sie mit Messungen. Verwenden Sie nach dem Prototyping ein Zeitbereichsreflektometer (TDR) oder einen Vektornetzwerkanalysator (VNA), um die Impedanz und den Einfügeverlust bei Testcoupons zu messen, die im Panel enthalten sind.

Schlussfolgerung

Der PCB-Stackup ist kein reines Fertigungsdetail – er ist die elektrische Grundlage, auf der die Integrität von Hochgeschwindigkeitssignalen aufgebaut ist. Von der charakteristischen Impedanz und dem Rückwegmanagement bis hin zur Übersprechunterdrückung und dielektrischen Verlust wird jeder Aspekt der Hochgeschwindigkeitsleistung durch die Anordnung von Schichten und den Materialien zwischen ihnen geformt. Designer, die Zeit früh in den Stackup-Designprozess investieren, ernten Belohnungen in Form von saubereren Signalen, weniger Prototypendrehungen und schnellerer Time-to-Market.

Da die Datenraten ihren unerbittlichen Anstieg in Richtung 112 Gbps PAM4 und darüber hinaus fortsetzen, wird die Rolle des Stapels nur noch wichtiger werden. Aufkommende Technologien wie eingebettete Komponenten, Glaskernsubstrate und additive Kupferprozesse werden neue Freiheitsgrade bieten, aber die hier skizzierten grundlegenden Prinzipien werden relevant bleiben. Ein solides Verständnis der Stapelphysik, kombiniert mit einer engen Zusammenarbeit mit Leiterplattenherstellern und dem disziplinierten Einsatz von Simulationswerkzeugen ist der zuverlässigste Weg zum Erfolg im digitalen Hochgeschwindigkeitsdesign.

Externe Ressourcen