Verständnis der Platzierung der PCB-Oberflächenschicht und Signalintegrität

Beim Design von Hochgeschwindigkeits-Leiterplatten (PCB) ist die Anordnung von Oberflächenschichten ein entscheidender Faktor, der die Signalintegrität direkt beeinflusst. Ingenieure müssen sorgfältig überlegen, wie Signale durch die Leiterplatte gelangen, welche Impedanz sie begegnen und welche Interferenzen sie erfahren. Dieser Artikel untersucht die Auswirkungen der Platzierung von Oberflächenschichten auf die Signalintegrität und bietet Designstrategien, Simulationstechniken und bewährte Verfahren, um eine zuverlässige Leistung in der modernen Elektronik zu gewährleisten.

Die Grundlagen von PCB Layer Stackup

Ein Leiterplattenstapel besteht aus mehreren Schichten: Signalschichten, Leistungsebenen und Masseebenen. Die Oberflächenschichten sind die äußersten Schichten, in denen Komponenten montiert sind und Signale häufig geroutet werden. Ihre Position relativ zu internen Ebenen bestimmt das elektromagnetische Verhalten der Platine. Ein gut konzipierter Stapelaufbau minimiert elektromagnetische Störungen (EMI), Übersprechen und Signaldegradation, insbesondere wenn die Datenraten steigen.

Signalintegrität (SI) bezieht sich auf die Qualität eines elektrischen Signals, das vom Fahrer zum Empfänger gelangt. Degradation kann durch Reflexionen, Dämpfung, Übersprechen und Bodenabprallen entstehen. Die Schichtplatzierung spielt eine entscheidende Rolle, da sie die Übertragungsleitungseigenschaften steuert: charakteristische Impedanz, Ausbreitungsverzögerung und Schleifenbereich für Rückströme.

Wie sich die Platzierung der Oberflächenschicht auf die Signalintegrität auswirkt

Impedanzregelung

Die Impedanz eines Mikrostreifens hängt von der Spurbreite, der dielektrischen Dicke und der Dielektrizitätskonstanten ab. Wenn Signalschichten zu weit von der Referenzebene entfernt angeordnet werden, erhöht sich der Abstand zum Rückstrompfad, wodurch die Impedanz erhöht und die Einhaltung einheitlicher Werte erschwert wird.

Dagegen ist die Anordnung von Signalschichten nahe einer festen Bezugsebene (z. B. einer Masseebene auf der benachbarten inneren Schicht) ein streng kontrollierter Rückführweg, wodurch die Schleifeninduktivität verringert und die Impedanzregelung verbessert wird.

EWI und Shielding

Die Oberflächenschichten sind stärker externen Störquellen ausgesetzt und können auch elektromagnetische Energie abstrahlen. Werden auf den Außenflächen Signalschichten angebracht, so wirken diese bei nicht richtiger Abschirmung als Antennen. Die Anordnung einer Masseebene neben der Oberflächensignalschicht bewirkt eine Abschirmwirkung, die die Strahlungsemissionen und die Störanfälligkeit von außen verringert. Ist die Masseebene jedoch zu weit entfernt, so verringert sich die Abschirmwirkung.

Umgekehrt sind Signalbahnen der inneren Schicht auf natürliche Weise zwischen Strom- und Masseebenen eingeklemmt, was eine ausgezeichnete Abschirmung bietet. Aus diesem Grund bevorzugen viele Hochgeschwindigkeitskonstruktionen die Weiterleitung kritischer Signale auf inneren Schichten, während die äußeren Schichten für langsamere Signale oder die Platzierung von Komponenten reserviert werden. Der Nachteil ist, dass Signale der äußeren Schicht während des Prototypings leichter zu untersuchen und zu modifizieren sind.

Crosstalk und Return Currents

Rückströme in einer Leiterplatte fließen entlang des Pfades der geringsten Induktivität, idealerweise direkt unterhalb des Signalverlaufs auf der benachbarten Referenzebene, wenn die Referenzebene weit von der Oberflächensignalschicht entfernt ist, breitet sich der Rückstrom aus, wodurch sich die Schleifenfläche und die gegenseitige Induktivität zwischen benachbarten Leitern vergrößern, was das Übersprechen verschärft.

Die richtige Schichtanordnung gewährleistet, daß die Bezugsebene nahe genug ist, um den Rückstrom zu begrenzen. Beispielsweise ergibt eine Schichtstapelung mit Signal oben, einer Masseebene auf der Schicht 2 und einer Leistung auf der Schicht 3 ausgezeichnete Rückstrompfade für die Signale der oberen Schicht, wobei die Masseebene auch als Abschirmung zwischen dem äußeren Signal und der inneren Leistungsebene dient und die Einkopplung von Leistungsebenenrauschen reduziert.

Gemeinsame Layer Placement Strategien

Ingenieure verwenden verschiedene Layer-Platzierungsansätze, abhängig von Leistungsanforderungen, Kosten und Fertigungsbeschränkungen:

Innenschichtplatzierung (Stripline)

Bei dieser Strategie werden Signalschichten zwischen Strom- und Masseebenen vergraben. Diese Anordnung wird als Streifenleitung bezeichnet. Sie bietet eine ausgezeichnete Abschirmung, kontrollierte Impedanz und reduzierte Strahlung. Streifenleitungsspuren sind weniger anfällig für externe Störungen und haben eine konsistente Impedanz über die Frequenz. Der Hauptnachteil sind erhöhte Herstellungskosten und Komplexität, da innere Schichten eine genauere Laminierung und durch Bohren erfordern. Außerdem erschwert sie das Testen und Nacharbeiten.

Außenschichtplatzierung (Microstrip)

Mikrostreifenbahnen auf der Oberfläche sind leichter herzustellen, zu testen und zu modifizieren. Sie ermöglichen geringere Kosten und einfachere Strukturen, sind jedoch anfälliger für EMI und haben höhere Strahlungsverluste. Mikrostreifenleitungen haben auch eine größere Impedanztoleranz aufgrund von Variationen der Lötmaske und der dielektrischen Dicke. Für Designs mit niedriger bis mittlerer Geschwindigkeit kann Mikrostreifen ausreichend sein, aber für Hochgeschwindigkeitssignale (z. B. > 1 Gbps) ist eine sorgfältige Konstruktion mit enger Kopplung an eine Referenzebene erforderlich.

Mischschichtplatzierung

Viele Konstruktionen verwenden eine Kombination: kritische Hochgeschwindigkeitssignale werden auf inneren Schichten (Streifenleitung) geleitet, während langsamere Signale und Stromführung äußere Schichten verwenden. Dies gleicht die Leistung mit Herstellbarkeit und Testbarkeit aus. Gemischte Stapel umfassen oft mehrere Masseebenen, um sowohl äußere als auch innere Signale zu referenzieren. Der Schlüssel ist, eine kontinuierliche Referenzebene neben jeder Signalschicht aufrechtzuerhalten, um Rückstrompfade zu gewährleisten.

Design-Betrachtungen für optimale Signalintegrität

Layer Stackup Optimierung

Die Schichtstapelung definiert die Höhe der dielektrischen Schichten zwischen Signal- und Referenzebenen. Für Oberflächenschicht-Mikrostreifen muss die dielektrische Dicke (Prepreg) zwischen der oberen Schicht und der ersten Masseebene sorgfältig ausgewählt werden, um eine Zielimpedanz zu erreichen (z. B. 50 Ω Single-ended, 100 Ω Differential). Dünnere Dielektrika verbessern die Abschirmung, erhöhen jedoch die kapazitive Kopplung; dickere Dielektrika reduzieren die Kapazität, verschlechtern jedoch die EMI. Ingenieure verwenden Stackup-Design-Tools, um die Impedanz basierend auf Materialeigenschaften zu berechnen.

Bei inneren Schichten ist der Abstand zwischen der Signalschicht und ihren benachbarten Bezugsebenen streifenleiterimpedanz, wobei durch die Anordnung der Signalschichten symmetrisch zwischen zwei Bezugsebenen die Impedanz besser gesteuert und das Signal doppelt abgeschirmt wird, was jedoch zusätzliche Schichten erfordert, was die Dicke und die Kosten der Platine erhöht.

Via und Routing Effekte

Die Anordnung von Signalschichten in der Nähe der Oberfläche verringert die Anzahl der Via-Übergänge für Hochgeschwindigkeitssignale. Alternativ können vergrabene oder blinde Vias die Signalqualität beim Routing auf inneren Schichten beibehalten. Der Via-Stub (der nicht verwendete Teil eines Durchgangsloch-Vias) verursacht auch Reflexionen; das Zurückbohren kann Stubs auf inneren Schichten entfernen.

Das Routing auf äußeren Schichten bedeutet auch, dass Signalspuren Schwankungen der Dicke der Lotmaske ausgesetzt sind, was die Impedanz beeinflussen kann. Für eine hochpräzise Impedanzsteuerung entfernen viele Designer die Lotmaske von äußeren Schichtspuren und verwenden eine dünnere Lotmaskenbeschichtung darüber, was jedoch Kosten verursacht.

Materialauswahl

Die Dielektrizitätskonstante (Dk) und der Dissipationsfaktor (Df) des Leiterplattensubstrats beeinflussen die Signalgeschwindigkeit und den Verlust. Bei Oberflächenschichten trifft das Material direkt unter der Spur (Prepreg) auf die Impedanz. Für hochfrequente Signale werden häufig Materialien mit geringem Verlust (z. B. Rogers oder Isola) verwendet. Der Glaswebstil beeinflusst auch die Impedanzgleichförmigkeit; das Streuglas reduziert die Dk-Variation.

Darüber hinaus erhöht die Oberflächenrauhigkeit von Kupfer auf äußeren Schichten die Leiterverluste bei hohen Frequenzen. Bei sehr schnellen Designs (z. B. 10 Gbps +) kann die Wahl einer Kupferfolie mit niedrigem Profil für äußere Schichten die Verluste reduzieren.

Simulation und Modellierung

Vor der Herstellung verwenden Ingenieure elektromagnetische Feldlöser, um die Auswirkungen der Schichtplatzierung auf die Signalintegrität zu simulieren. Tools wie Ansys HFSS, CST oder Keysight ADS können Mikrostreifen- und Streifenleitungsstrukturen modellieren, Übersprechen vorhersagen und S-Parameter erzeugen. Simulation hilft, den Stapelaufbau, die Trace-Geometrie und über Übergänge ohne kostspielige physikalische Iterationen zu optimieren.

Beispielsweise kann eine Simulation zeigen, dass das Bewegen einer Hochgeschwindigkeits-Oberflächenspur von einer Mikrostreifen- in eine Streifenleitungskonfiguration die abgestrahlten Emissionen um 10 dB bei 5 GHz reduziert.

Ingenieure führen auch Zeitbereichsreflektometrie (TDR) -Analyse in der Simulation durch, um Impedanzunstetigkeiten zu identifizieren, die durch Vias oder Schichtänderungen verursacht werden.

Praktische Richtlinien für die Oberflächenschichtplatzierung

  • Zuweisen von kritischen Hochgeschwindigkeitssignalen zu inneren Schichten wann immer möglich. Verwenden Sie Streifenleitungskonfigurationen für Uhren, serielle Hochgeschwindigkeitsspuren und Busse. Reservieren Sie äußere Schichten für Signale mit niedrigerer Geschwindigkeit, Stromverteilung und Komponentenmontage.
  • Sorgt für eine kontinuierliche Bezugsebene neben jeder Signalschicht, vermeidet es, Erd- oder Energieebenen unter Hochgeschwindigkeitsbahnen aufzuspalten, falls es notwendig ist, nähende Kondensatoren oder Brückenbahnen zu verwenden, um die Kontinuität des Rückwegs aufrechtzuerhalten.
  • Halten Sie Oberflächenschichtspurlängen kurz, um EMI und Strahlung zu minimieren. Für unvermeidliche lange äußere Spuren, fügen Sie Bodenschutzspuren hinzu oder verwenden Sie koplanare Wellenleiter (CPW) Strukturen mit Erddurchkontaktierungen, um die Isolation zu verbessern.
  • Verwenden Sie Mikrostreifen-Impedanzrechner mit genauen Materialparametern, berücksichtigen Sie die Lötmaskeneffekte, indem Sie ihre Dielektrizitätskonstante und Dicke in die Berechnung einbeziehen.
  • Betrachten Sie Fertigungstoleranzen beim Entwurf der Oberflächenschichtimpedanz. Dielektrikumdicke und Ätzschwankungen können Impedanzabweichungen von ±10 % oder mehr verursachen. Simulieren Sie Worst-Case-Szenarien, um Signalintegritätsränder zu gewährleisten.
  • Führen Sie die Stapelplanung vor dem Layout mit Ihrem Leiterplattenhersteller durch. Besprechen Sie die verfügbaren Prepreg-Dikken, Kupferfolienoptionen und Laminiersequenzen, um die gewünschten Schichtplatzierungs- und Impedanzziele zu erreichen.

Fallstudie: High-Speed Differential Pair Routing

Betrachten wir ein 10 Gbit/s-Differentialpaar (z. B. PCIe Gen 4), das eine Leiterplatte durchqueren muss. Der Designer hat zwei Möglichkeiten: Route auf der oberen Oberfläche (Mikrostreifen) oder Route auf einer inneren Schicht (Streifenleitung). Mit Hilfe von Simulationen vergleicht der Designer beide Konfigurationen mit einem 4-Schichten-Stackup (oben: Signal, Schicht 2: Masse, Schicht 3: Leistung, unten: Signal).

Für Mikrostreifen: Das Differentialpaar oben ist 5 mil breit mit 5 mil Abstand, über einen 4 mil dicken Prepreg (Dk = 4,2) Die simulierte Differenzimpedanz beträgt 100 Ω ± 8% über die Frequenz bis 10 GHz. Crosstalk von einer benachbarten Top-Layer-Spur ist -20 dB bei 5 GHz. Strahlung bei 5 GHz ist 45 dBμV/m bei 3 m.

Für Streifenleiter: Das gleiche Paar wird auf Schicht 3 geführt, mit Masseebenen auf Schicht 2 und 4. Der dielektrische Abstand zu jeder Ebene beträgt 5 mil (Kern), die simulierte Impedanz beträgt 100 Ω ± 3%, das Übersprechen beträgt -35 dB und die Strahlung fällt auf 25 dBμV/m ab. Die Streifenleiterkonfiguration übertrifft deutlich den Mikrostreifen, wenn auch auf Kosten zusätzlicher Vias und reduzierter Zugänglichkeit.

In diesem Fall wählt der Designer Streifenleiter für die innere Schicht, fügt aber einige Testpunkte auf der Oberfläche zum Debuggen hinzu, was die Signalintegrität bei gleichzeitiger Testbarkeit gewährleistet.

Erweiterte Themen: Hybrid Stackups und Via Stubs

Hybrid Stackups

Bei manchen Ausführungen wird ein hybrider Ansatz verwendet, bei dem die äußeren Schichten Mikrostreifen sind, jedoch eine zusätzliche Masseebene auf der nächsten Schicht haben, beispielsweise bei einer 6-Schichten-Platine sind die Schichten 1 und 6 Signale, die Schichten 2 und 5 sind geerdet und die Schichten 3 und 4 sind Leistungs- und Zusatzsignale, wodurch die Signale der äußeren Schicht eine nahegelegene Massereferenz erhalten, wodurch ihre Impedanzsteuerung und Abschirmung verbessert wird.

Über Stub Mitigation

Bei Signalübergängen von Oberflächenschichten zu Innenschichten erzeugen Durchgangsloch-Vias Stubs (der unbenutzte Teil des Via-Tubus, der sich über die Zielschicht hinaus erstreckt), die als Resonanzstrukturen wirken und Kerben im Frequenzgang verursachen. Bei Signalen auf äußeren Schichten ist der Stub die gesamte Via-Länge; bei inneren Schichten sind Stubs kürzer, aber immer noch problematisch. Durch Hinterbohren wird der Stub von Innenschichtübergängen entfernt, aber Oberflächenübergänge (z. B. von oben nach unten) sind schwieriger zu handhaben. Durch Platzieren von Signalschichten in der Nähe der Oberfläche werden die Via-Länge und der Stub-Aufprall verringert.

Herstellung und Kostenauswirkungen

Die Wahl der Oberflächenschichtplatzierung wirkt sich auf die Herstellungskosten von Leiterplatten aus. Stapel mit vielen inneren Schichten (Streifenleitungskonfigurationen) erfordern mehr Schichten, eine höhere Präzisionslaminierung und möglicherweise Hinterbohren. Diese erhöhen Kosten und Vorlaufzeit. Umgekehrt sind einfache Mikrostreifenstapel mit weniger Schichten billiger, erfüllen jedoch möglicherweise nicht die Anforderungen an die Leistung von Hochgeschwindigkeitsbändern.

Ingenieure müssen die Anforderungen an die Signalintegrität mit Budget und Zeitplan in Einklang bringen. Ein gängiger Ansatz ist die Verwendung einer 4-Schichten-Platine mit äußerem Mikrostreifen für weniger kritische Signale und innerer Streifenleitung für die schnellsten Busse. Für kostensensible Unterhaltungselektronik reicht der Mikrostreifen mit äußerer Schicht oft mit bis zu 2-3 Gbps bei sorgfältigem Design aus.

Darüber hinaus beeinflusst die Wahl der Oberflächenoberfläche (z. B. ENIG, HASL, OSP) den Signalverlust bei hohen Frequenzen. ENIG (Electroless Nickel Immersion Gold) hat eine bessere Leitfähigkeit und einen geringeren Einfügeverlust als HASL (Hot Air Solder Leveling), kostet aber mehr. Für Oberflächenschichtspuren, die Hochgeschwindigkeitssignale tragen, wird ENIG oder Immersionssilber empfohlen, um Hauteffektverluste zu reduzieren.

Schlussfolgerung

Die Anordnung von Oberflächenschichten in einem Leiterplattenstapel wirkt sich direkt auf die Signalintegrität durch Impedanzsteuerung, EMI-Abschirmung, Rückstrommanagement und Übersprechunterdrückung aus. Während das Microstrip-Routing der äußeren Schicht einen einfachen Zugang und geringere Kosten bietet, bieten die Streifenleitungskonfigurationen der inneren Schicht eine überlegene elektrische Leistung für Hochgeschwindigkeitskonstruktionen. Die optimale Strategie beinhaltet oft einen gemischten Ansatz, das Routing kritischer Signale auf inneren Schichten und die Verwendung äußerer Schichten für langsamere Netze und Komponenten.

Durch das Verständnis der elektromagnetischen Implikationen der Schichtplatzierung, die Nutzung von Simulationswerkzeugen und die Zusammenarbeit mit Leiterplattenherstellern können Ingenieure robuste, leistungsstarke Leiterplatten entwerfen, die strenge Anforderungen an die Signalintegrität erfüllen. Da die Datenraten weiter steigen, wird die Beherrschung der Oberflächenschichtplatzierung ein Eckpfeiler eines erfolgreichen Leiterplattendesigns bleiben.

Für weitere Informationen zum PCB-Stackup-Design und zur Signalintegrität siehe Signal Integrity Journal und PCB Design 007 Praktische Richtlinien zur Schichtstapeloptimierung finden sich auch in den Altium-Dokumentation und IPC-Standards.