Moderne eingebettete Systeme erfordern zunehmend die kombinierten Fähigkeiten eines Mikrocontrollers (MCU) für deterministische Steuerung und eines feldprogrammierbaren Gate-Arrays (FPGA) für die parallele Hochgeschwindigkeits-Datenverarbeitung. Die Implementierung beider Geräte auf einer einzigen Leiterplatte (PCB) bietet erhebliche Vorteile in Bezug auf Leistung, Größe und Kosten, erfordert jedoch sorgfältige und bewusste Designentscheidungen. Von der Verwaltung komplexer Stromsequenzierungen bis hin zur Aufrechterhaltung der Signalintegrität über Hochgeschwindigkeits-Verbindungen sind die Herausforderungen erheblich. Dieser Leitfaden beschreibt die wichtigsten technischen Bereiche, die Ingenieure angehen müssen, um ein robustes und zuverlässiges Design für heterogene FPGA-MCU-Rechenplattformen zu gewährleisten.

Architektur des FPGA-MCU Interface

Der erste Schritt im Entwurfsprozess ist die Festlegung, wie FPGA und MCU kommunizieren werden, was sich stark auf die I/O-Anforderungen, die Komplexität des PCB-Layouts und den Gesamtsystemdurchsatz auswirkt.

Workload Partitionierung und Interconnect Selection

Die Techniker müssen entscheiden, welche Aufgaben zur MCU gehören und welche zum FPGA gehören. Die MCU übernimmt typischerweise Systeminitialisierung, Benutzerschnittstellenverwaltung, Netzwerkprotokollstacks und Sensorablesungen mit geringer Bandbreite. Die FPGA verarbeitet Hochgeschwindigkeitsdatenströme, Echtzeitsignalverarbeitung und benutzerdefinierte periphere Emulation. Die Verbindung zwischen ihnen muss den Bandbreiten- und Latenzanforderungen der Zielanwendung entsprechen.

Zu den gemeinsamen Interconnect-Standards gehören:

  • Serial Peripheral Interface (SPI): Geeignet für Steuerung und Konfiguration. Quad-SPI (QSPI) bietet einen höheren Durchsatz für die Datenübertragung.
  • Flexibler statischer Speichercontroller (FSMC) / Flexibler Speichercontroller (FMC): Bietet eine parallele Busschnittstelle, die es der MCU ermöglicht, auf FPGA-Speicher-mapped Peripheriegeräte oder gemeinsam genutztes SRAM mit hohem Durchsatz und geringer Latenz zuzugreifen.
  • PCI Express (PCIe): Erforderlich für extrem bandbreitenstarke Anwendungen wie softwaredefiniertes Radio oder Hochgeschwindigkeits-Datenerfassung.
  • AXI Bus: Für eng gekoppelte Systeme, insbesondere bei Verwendung eines System-on-Chip (SoC) FPGA (z. B. Xilinx Zynq).

Die Wahl der richtigen Schnittstelle ist ein Gleichgewicht zwischen Pin-Anzahl, Stromverbrauch und Datenrate. Ein paralleler Bus bietet hohe Geschwindigkeit, verbraucht aber viele I/O-Pins und erhebliche dynamische Leistung, während ein serieller Bus wie SPI einfacher, aber von Natur aus langsamer ist.

FPGA und MCU Device Selection

Die spezifischen Geräte, die gewählt werden, werden die Komplexität der Leiterplatte stark bestimmen. FPGAs von AMD (Xilinx) oder Intel (Altera) sind in Paketen erhältlich, die von Feinst-BGAs (0,5 mm Bälle) bis hin zu Paketen mit hoher Dichte mit Tausenden von Bällen für High-End-Teile reichen. In ähnlicher Weise bieten MCUs von Anbietern wie STMicroelectronics, NXP oder Microchip unterschiedliche Niveaus an integrierter Peripherie und Hochgeschwindigkeitsschnittstellen. Ingenieure müssen die I / O-Spannungskompatibilität, Logikfamilienstufen und die Eignung des Pakets für den beabsichtigten Herstellungsprozess zu Beginn der Auswahlphase überprüfen.

Power Delivery Network (PDN) Design für Mixed-Signal-Systeme

Das Netz zur Stromversorgung ist wohl der wichtigste Aspekt des FPGA- und MCU-PCB-Designs. FPGAs haben einen hohen Strombedarf, einschließlich mehrerer Niederspannungsschienen mit engen Toleranzen (oft weniger als 3% Ripple) und extrem hohen Di/DT-Transienten während des Betriebs.

Spannungsschienentopologien und Sequenzierung

Ein typisches System kann mehrere dedizierte Spannungsschienen erfordern: FPGA Core (0,85V-1,0V), FPGA I/O (1,8V, 2,5V, 3,3V), FPGA Transceiver (1,0V, 1,8V), MCU Core (1.2V) und MCU I/O (3.3V). Die Verwendung eines dedizierten integrierten Strommanagement-Schaltkreises (PMIC) vereinfacht die komplexen Sequenzierungsanforderungen. Viele FPGAs erfordern, dass die Kernspannung vor der I/O-Spannung hochfährt, um ein Anschließen oder übermäßigen Stromabzug zu verhindern. Dedizierte PMICs von Analog Devices oder Texas Instruments bieten mehrere Schienen mit eingebauter Sequenzierung, die den strengen Herstellerspezifikationen entspricht.

Entkopplungsnetzwerkarchitektur

Das gleichzeitige Schaltrauschen (SSN) aus der internen Logik des FPGA kann zu massiven Spannungsabstürzen führen, wenn es nicht richtig entkoppelt wird.

  • Kapazität des Zellstoffs: Tantal- oder Polymerkondensatoren (47uF bis 330uF) bieten niederfrequente Energiespeicherung, um Transienten mit langer Dauer zu unterstützen.
  • Mid-Frequency Decoupling: MLCCs (1uF bis 10uF) in 0402- oder 0603-Paketen behandeln die Mittelbereichsfrequenzen. X7R- oder X5R-Dielektrika sind Standard.
  • Hochfrequenz-Entkopplung: Sehr kleine MLCCs (0,1 μF bis 0,01 μF) mit hoher Selbstresonanzfrequenz (SRF) werden so nah wie möglich an den FPGA- und MCU-Power-Pins platziert, idealerweise direkt auf der Rückseite des BGA über ein Array.

Die Durchführung einer PDN-Impedanzsimulation mit Tools wie Cadence Sigrity oder Ansys SIwave wird empfohlen, um das Impedanzziel zu überprüfen (typischerweise <10mOhm) is met up to several hundred MHz. An overview of suitable solutions is available through Analog Devices Power Management Portfolio.

Auswahl der Stromversorgungskomponenten

Die Auswahl der Spannungsregler ist ein Balanceakt zwischen Effizienz, Rauschen und Größe. Schaltnetzteile (SMPS) sind notwendig, damit die Kernschienen sowohl des FPGA als auch der MCU die Effizienz beibehalten und die Wärmeabfuhr minimieren. Die Schaltfrequenz sollte so gewählt werden, dass sie entweder niedrig für die Maximierung der Effizienz oder hoch für die Minimierung der Induktorgröße ist. Die Ausgangswelligkeit des SMPS muss streng innerhalb der Toleranz der FPGA-Kernspannung liegen. Low-Dropout-Regler (LDOs) werden für rauschempfindliche analoge Versorgungssysteme wie PLLs und Transceiver empfohlen, wo ihre geringere Effizienz ein akzeptabler Kompromiss für saubere Energie ist. Texas Instruments bietet eine umfassende Auswahlanleitung für Power-Management-Lösungen für FPGAs.

High-Speed-Layout und Signalintegritätsstrategien

Die Aufrechterhaltung der Signalintegrität ist für einen zuverlässigen Betrieb unerlässlich, insbesondere wenn die Schnittstellengeschwindigkeiten für hochauflösende Video- oder Gigabit-Netzwerke steigen.

PCB Stack-Up Design

Für eine komplexe FPGA-Platine werden mindestens 6 bis 8 Schichten empfohlen, ein gut konzipierter 8-Schichten-Stapup bietet eine robuste Isolation und Impedanzsteuerung.

  • Schicht 1: Top Signal und Ground (Microstrip)
  • Schicht 2: Bodenebene
  • Schicht 3: Signalschicht (Stripline)
  • Schicht 4: Leistungsebene(n)
  • Schicht 5: Bodenebene
  • Schicht 6: Signalschicht (Stripline)
  • Schicht 7: Bodenebene
  • Schicht 8: Bodensignal und Boden (Microstrip)

Die Standardisierung des Designs der kontrollierten Impedanz wird durch die folgenden Schritte bestimmt: EPMATHMARKEREP Die Standardisierung des Designs der kontrollierten Impedanz wird durch die folgenden Schritte bestimmt: EPMATHMARKEREP

Routing kritischer Schnittstellen

Die Längenanpassung ist für Daten, Adressen und Steuerleitungen von entscheidender Bedeutung. Alle Signale innerhalb einer Gruppe müssen innerhalb eines engen Zeitunterschieds bleiben (z. B. +/- 10 Pikosekunden). Spurenbreiten und -abstand müssen berechnet werden, um die Zielimpedanz zu erreichen.

High-Speed Serial Links (SERDES): Diese Schnittstellen erfordern Wechselstromkopplungskondensatoren. Die Platzierung dieser Kondensatoren sollte nahe am Senderpin liegen. Die Differenzpaare müssen mit konstantem Abstand und Gesamtlänge geführt werden, wobei Vias wann immer möglich vermieden werden müssen. Wenn Vias erforderlich sind, bietet die Platzierung von Erdungsnäherungs-Vias neben den Signal-Vias einen ununterbrochenen Rückweg und minimiert Impedanz-Diskontinuität.

Die Uhrenspur sollte auf einer äußeren Schicht mit einer festen Masseebene direkt darunter geführt werden. Ein Serienabschlusswiderstand, der an der Quelle platziert ist, kann Reflexionen verhindern und Jitter erheblich reduzieren. Die Einhaltung von Empfehlungen des Herstellers, wie sie in der AMD Xilinx UG482 PCB Design Guide gefunden wurden, ist eine bewährte Praxis.

Auswahl von PCB-Materialien

Die Betriebsfrequenz der Schnittstellen bestimmt die Wahl des Leiterplattenmaterials. Standard FR-4 ist für Geschwindigkeiten bis etwa 1 GHz geeignet. Für Hochgeschwindigkeits-SERDES mit 5 Gbit/s und darüber oder für HF-Schnittstellen sind verlustarme Materialien wie Rogers 4003C oder Isola FR408 erforderlich, die einen geringeren Dissipationsfaktor (Df) haben, der die Signaldämpfung reduziert. Sie bieten auch eine engere Toleranz für die dielektrische Konstante (Dk), was zu einer konsistenteren Impedanzregelung über die gesamte Produktionscharge führt.

EMI und EMV Gegenmaßnahmen

Um die FCC- oder CE-Emissionsprüfung zu bestehen, muss das Boarddesign von Anfang an EMV-Gegenmaßnahmen beinhalten. Hochgeschwindigkeitssignale sollten auf internen Schichten (Streifenleitung) geleitet werden, um von der inhärenten Abschirmung der Strom- und Masseebenen zu profitieren. E/A-Steckverbinder sollten Filterung umfassen, wie Gleichtaktdrosseln für Differentialpaare und Ferritperlen für Stromleitungen. Eine feste Masse, die durch Befestigungslöcher mit der Leiterplatten-Erdeebene verbunden ist, ist bei der Verringerung der abgestrahlten Emissionen sehr effektiv.

Thermisches Management für Hochdichte-Rechenmodule

Die Leistungsdichte moderner FPGAs bedeutet, dass das Wärmemanagement kein nachträglicher Einfall sein kann. Ein 10W FPGA auf einer kleinen Embedded-Platine kann ohne ausreichende Kühlung Übergangstemperaturen von über 100 °C erreichen, was zu Leistungseinbußen oder dauerhaftem Ausfall führt.

Wärmeweggestaltung

Der primäre Wärmeweg für ein BGA-Paket führt durch die Lötkugeln und in die Leiterplatte selbst. Thermovias, die direkt unter dem FPGA-Pad-Array platziert sind, leiten Wärme zu internen Erdungsflächen, die als großflächige Wärmestreuer fungieren. Ein Gitter von 0,3 mm Vias mit mindestens 1 oz Kupferplattierung ist üblich. Für höhere Leistungsniveaus ist ein spezieller Kühlkörper erforderlich, der an der Oberseite des Pakets mit einem thermischen Grenzflächenmaterial (TIM) befestigt ist. Der Kühlkörper kann mit Clips oder Klebeband befestigt werden.

Luftstrom und Systemintegration

Wenn das Endsystem einen Ventilator für aktive Kühlung enthält, muss der Luftströmungspfad sorgfältig geprüft werden. Die MCU und andere wärmeempfindliche Komponenten wie Spannungsregler und Präzisionsoszillatoren sollten nicht direkt in den heißen Abgaspfad des FPGA-Kühlkörpers platziert werden. Die Simulation der numerischen Fluiddynamik (CFD) mit Werkzeugen wie FloTHERM oder Ansys Icepak wird empfohlen, um das thermische Verhalten der gesamten bestückten Platine und des Gehäuses genau zu modellieren.

Systemsicherheit und Zuverlässigkeitsbetrachtungen

In vielen industriellen und Automobilanwendungen müssen der FPGA-Konfigurationsbitstream und die MCU-Firmware vor unbefugtem Zugriff, Kopieren oder Manipulation geschützt sein.

Secure Boot und Bitstream Verschlüsselung

Moderne FPGAs unterstützen die Bitstromverschlüsselung mit AES-256. Der Entschlüsselungsschlüssel wird in batteriegestütztem SRAM gespeichert oder in einmalige programmierbare eFuses innerhalb des FPGA programmiert. Die MCU kann einen sicheren Bootprozess orchestrieren, bei dem sie zuerst ihre eigene Firmware authentifiziert, dann authentifiziert und konfiguriert. Externe Speichergeräte, die die Konfigurationsdaten speichern, sollten sich in einem bekannten, validierten Zustand befinden, um Rollback-Angriffe zu verhindern.

Watchdog und Voltage Supervision

Der FPGA kann ein "Herzschlag"- oder "Lebendiges" Signal an die MCU senden, um anzuzeigen, dass sie richtig konfiguriert ist und funktioniert. Wenn der FPGA oder die MCU den Watchdog nicht bedient, sollte das System eine kontrollierte Abschaltung und Neustart durchführen. Spannungsüberwacher an allen kritischen Stromschienen stellen sicher, dass das System in einem sicheren Reset-Zustand gehalten wird, wenn eine Schiene außerhalb der Toleranz fällt, was unvorhersehbares logisches Verhalten verhindert.

Design für die Herstellung und Validierung

Die Konstruktion für Fertigung (DFM) und Testbarkeit (DFT) stellt sicher, dass die komplexe Platine zuverlässig montiert und in der Produktion validiert werden kann.

DFM für High-Density BGA

FPGAs kommen oft in feinen BGA-Paketen (0,8 mm oder 0,5 mm Kugelfeld) vor. Das Leiten von Spuren zwischen den Pads eines 0,5 mm BGA ist eine Herausforderung und erfordert sehr feine Linienbreiten und -abstände (3 mil oder kleiner). Mikro-Vias sind oft erforderlich, um die inneren Reihen des BGA auszubrechen. Das Lötmaskendesign und die Verwendung von Via-in-Pad (VIP) -Technologie, gefolgt von einer Planarisierung, können den Fan-Out vereinfachen. Der PCB-Hersteller sollte frühzeitig konsultiert werden, um die Fähigkeiten seines Herstellungsprozesses für Mikro-Via-Bohren und Plattieren zu bestätigen.

Teststrategien für dichte Boards

Die physikalische Sondierung von BGA-Signalen während der Produktionstests ist unpraktisch. Daher ist der JTAG-Grenzscan (IEEE 1149.1) für die Prüfung der Integrität von Lötverbindungen und der Leiterbahnen auf Board-Ebene unerlässlich. Die JTAG-Kette muss von Anfang an in das Design einbezogen werden. Sie ermöglicht das automatisierte Testen von Verbindungen zwischen FPGA und MCU sowie Verbindungen zu anderen JTAG-kompatiblen Geräten wie Ethernet-PHYs und Speicherkomponenten. Darüber hinaus sind auch Testpunkte für wichtige Stromschienen und eine serielle Debug-Konsole (UART) von der MCU für die Prototyping- und Felddiagnose von hohem Wert.

Abschluss des Entwurfsrahmens

Die Implementierung eines eingebetteten Systems, das einen FPGA und eine MCU auf einer einzigen Leiterplatte integriert, ist eine komplexe, aber lohnende technische Aufgabe. Der Erfolg erfordert einen System-Level-Ansatz, der architektonische Kompromisse, Energieintegrität, Signalqualität, thermische Grenzen und Fertigungsanforderungen von Anfang an berücksichtigt. Durch sorgfältige Planung der Interconnect-Strategie, strenge Gestaltung des Stromliefernetzwerks, nach festgelegten High-Speed-Layout-Regeln und die Einbeziehung robuster thermischer und sicherheitsrelevanter Funktionen können Ingenieure leistungsstarke, zuverlässige und produktionsfähige heterogene Computerplattformen erstellen. Die enge Zusammenarbeit zwischen Hardware-Ingenieuren, Layout-Spezialisten und Firmware-Entwicklern während des gesamten Designprozesses ist der zuverlässigste Prädiktor für eine erfolgreiche Produkteinführung.