Einführung in Multi-Chip-Modul und System-on-PCB-Design

Der unerbittliche Drang nach höherer Leistung, kleineren Formfaktoren und geringerem Stromverbrauch hat Multi-Chip-Module (MCMs) und eng integrierte Systeme auf Leiterplatten (PCBs) zu einem Eckpfeiler der modernen Elektronik gemacht. Im Gegensatz zu herkömmlichen Single-Chip-Paketen kombinieren MCMs mehrere Bare-Dies - Prozessoren, Speicher, Analog, HF oder Sensoren - in einem Gehäuse oder auf einem gemeinsamen Substrat, wodurch die Verbindungslängen drastisch reduziert und die Leistung auf Systemebene ermöglicht wird, die mit diskreten Komponenten unmöglich wäre.

Ingenieure müssen sich durch ein Labyrinth von Kompromissen bewegen: wie man Hochleistungs-Diesser platziert, ohne Hot Spots zu erzeugen, wie man Hochgeschwindigkeitssignale leitet, ohne die Signalintegrität zu beeinträchtigen, und wie man sicherstellt, dass das montierte Modul zuverlässig getestet und im Maßstab montiert werden kann. Dieser Artikel untersucht die kritischen Designüberlegungen für MCMs und integrierte Systeme auf Leiterplatten und bietet umsetzbare Anleitung für Teams, die alles von Luft- und Raumfahrtradarmodulen bis hin zu Systemen für Verbraucher entwickeln ????

Wichtige Design-Betrachtungen für MCMs und PCB-Integration

Ein erfolgreiches MCM- oder integriertes Systemdesign hängt von vier miteinander verbundenen Säulen ab: Platzierung und Verbindungen zwischen den Komponenten, Wärmemanagement, elektrische Leistung und Signalintegrität sowie Herstellbarkeit mit Tests. Jede Säule beeinflusst die anderen; das Ignorieren einer Säule führt fast immer zu kostspieligen Neugestaltungen oder Feldausfällen.

Komponentenplatzierung und Interconnects

Strategische Platzierung von Bare Dies und passiven Komponenten ist die Grundlage jedes MCM-Layouts. Das primäre Ziel ist es, den physikalischen Abstand zwischen kritischen Funktionsblöcken - wie z. B. zwischen einem Prozessor und seinem nächstgelegenen Cache-Speicher - zu minimieren, um Ausbreitungsverzögerungen und parasitäre Effekte zu reduzieren. Ein gitterbasierter Platzierungsansatz, bei dem Komponenten auf einem regelmäßigen Pitch ausgerichtet sind, das Routing vereinfacht und die Bodenplanung berechenbarer macht. Hochgeschwindigkeitssignale erfordern jedoch oft dedizierte Routing-Kanäle, so dass Designer diese Pfade reservieren müssen, bevor sie weniger empfindliche Komponenten platzieren.

Die Wahl der Verbindungstechnologie wirkt sich sowohl auf die elektrische Leistung als auch auf die Montageausbeute stark aus. Herkömmliche Drahtbonds bleiben für Low-I/O-Geräte kostengünstig und können mit moderaten Geschwindigkeiten umgehen, führen jedoch zu einer Drahtinduktivität und erfordern Bondpads rund um den Die-Perimeter. Für hochpin- oder hochfrequente Anwendungen wird Flip-Chip (Controlled Crash Chip Connection, C4) bevorzugt. Flip-Chip verwendet Lötbumps über die Die-Oberfläche, bietet eine geringere Induktivität, bessere Wärmeleitung und höhere Verbindungsdichte. Während Flip-Chip ein anspruchsvolleres Substrat erfordert (oft mit mehreren Aufbauschichten), sind die Leistungssteigerungen für die heutigen Datenratenanforderungen oft unerlässlich. In modernen MCMs wird durch 3D-Stacking mit Durch-Silizium-Vias (TSVs) die Integration noch weiter verbessert, indem Speicher direkt auf Prozessoren gestapelt wird, um Terabyte pro Sekunde Bandbreiten zu erreichen.

Bei der Platzierung von Komponenten sollten Sie die Routing-Strom- und Masseebenen berücksichtigen. Ein solides Power-Distribution-Netzwerk (PDN) beginnt mit der Zuweisung von dedizierten Schichten im Substrat oder Interposer für VDD und GND, dann Platzierung von Entkopplungskondensatoren so nah wie möglich an den Power-Pins jedes Die. Für Mixed-Signal-Designs - zum Beispiel ein HF-Transceiver neben einem digitalen Basisband - helfen physikalische Trennung und geerdete Schutzringe zu verhindern, dass digitales Rauschen empfindliche analoge Signale korrumpiert. Simulieren Sie immer die PDN-Impedanz über den Frequenzbereich von Interesse, um sicherzustellen, dass sie unter dem Ziel bleibt (normalerweise einige Milliohm auf der Ebene der Die).

Wärmemanagement

Die Wärmedichte in MCMs kann 100 W/cm2 überschreiten, insbesondere wenn Hochleistungsprozessoren, Leistungsverstärker oder FPGAs zusammengepackt sind. Ohne ein effektives Wärmemanagement stoßen die Verbindungstemperaturen schnell an ihre Zuverlässigkeitsgrenzen, beschleunigen die Elektromigration und reduzieren die mittlere Zeit zwischen den Fehlern (MTBF). Die erste Verteidigungslinie ist die physikalische Anordnung: Stellen Sie hochwärmeempfindliche Diele von temperaturempfindlichen Komponenten (z. B. Oszillatoren, Sensoren) weg und vermeiden Sie, dass sie in einer Ecke des Substrats geclustert werden.

Thermische Vias sind ein Grundnahrungsmittel von PCB-basierten MCMs. Durch das Bohren von Vias unter Power-Diessen und deren Verbindung mit internen Kupferebenen kann Wärme vertikal zu einem Kühlkörper oder Thermospreizer auf der gegenüberliegenden Seite der Platine geleitet werden. Die Via-Dichte, der Durchmesser und die Beschichtungsdicke müssen optimiert werden; zu wenige Vias schaffen einen thermischen Engpass, während zu viele die Platine mechanisch schwächen oder das Routing erschweren können. Bei Verpackungen mit einem Metalldeckel (oft in MCMs verwendet) reduziert ein thermisches Grenzflächenmaterial (TIM) zwischen der Düse und dem Deckel den Widerstand weiter.

Zu den fortschrittlichen thermischen Lösungen gehören eingebettete Wärmerohre, Mikrokanalkühlung und die Verwendung von Substraten mit hoher Wärmeleitfähigkeit wie Aluminiumnitrid (AlN) oder Siliziumkarbid (SiC). Die thermische Simulation während der Entwurfsphase ist nicht verhandelbar.] Tools wie numerische Strömungsdynamik (CFD)-Solver ermöglichen es Ingenieuren, den Luftstrom zu modellieren, Heißpunkttemperaturen vorherzusagen und die Auswirkungen verschiedener Kühlkörpergeometrien vor dem Bau von Hardware zu bewerten. Immer korrelieren Simulationsergebnisse mit physikalischen Messungen (z. B. unter Verwendung von thermischen Testchips mit eingebetteten Dioden), um das thermische Modell zu validieren.

Für einen Überblick über Wärmemanagementstrategien in der Elektronik bietet die Website Electronics Cooling Fallstudien und Best Practices. Darüber hinaus bietet der IPC-Standard IPC‐2221 allgemeine Designrichtlinien für die thermische Entlastung und über die Dimensionierung in Leiterplatten.

Elektrische Leistung und Signalintegrität

Signalintegrität (SI) und Powerintegrität (PI) sind vielleicht die anspruchsvollsten Aspekte des MCM-Designs. Mit Flankenraten in den Zehn Pikosekunden und Frequenzen von mehr als 100 GHz in einigen Modulen fungiert jeder Millimeter der Spur, jeder Via und jeder Bonddraht als Übertragungsleitung. Die goldene Regel ist, dass eine kontrollierte Impedanz vom Die-Pad zum Empfänger entworfen wird. Für differentielle Paare bedeutet dies normalerweise 90-100 Ω; für Single-ended-Linien sind 50 Ω das häufigste Ziel.

Layer-Stackup-Design ist die effektivste Maßnahme zur Erhaltung der Signalqualität. Platzieren Sie Hochgeschwindigkeitssignalschichten neben festen Referenzebenen (GND oder VDD), um einen klaren Rückweg zu bieten und das Übersprechen zu minimieren. Verwenden Sie Mikrostreifen für äußere Schichten und Streifenleiter für innere Schichten - Streifenleiter bietet eine überlegene Isolation und ist weniger anfällig für externe EMI, erhöht jedoch die Spurverzögerung. Für sehr hohe Frequenzen (über 10 GHz) sollten Sie Dielektrika mit geringem Verlust wie die Rogers 3000- oder 4000-Serie oder Polytetrafluorethylen (PTFE) -Komposite verwenden, die geringere Dissipationsfaktoren als Standard FR-4 haben.

Die Entkopplung von Kondensatoren ist für die Aufrechterhaltung eines sauberen PDN unerlässlich. Die Anordnung einer Reihe von Kondensatoren mit unterschiedlichen Werten (z. B. 100 nF, 10 nF, 1 nF) in der Nähe der Powerpads jedes Werkzeugs, um einen breiten Frequenzbereich abzudecken. Die parasitäre Induktivität des Kondensatorpakets und seiner Montagepads spielt eine Rolle: Verwenden Sie kleinere Gehäusegrößen (0201 oder 0402) und minimieren Sie den Schleifenbereich zwischen dem Kondensator, via und der Powerebene. Zur Ultrahochfrequenzentkopplung können eingebettete Kapazitätsschichten (dünne Laminate mit hoher Dielektrizitätskonstante) direkt in den Leiterplattenstapel integriert werden, wodurch eine verteilte Kapazität mit extrem niedriger Induktivität bereitgestellt wird.

Abschirm- und Isolationstechniken sind beim Mischen von analogen und digitalen Domänen von entscheidender Bedeutung. Eine gängige Strategie besteht darin, empfindliche analoge Blöcke mit einem geerdeten Schutzring zu umgeben und zu vermeiden, dass digitale Spuren über die analoge Bodenebene geleitet werden. Für HF-Abschnitte ist es häufig erforderlich, dass ein Metallschild (ein Faraday-Käfig), der über dem Modul platziert ist, die Emissionsgrenzwerte einhält. Immer kritische Netze mit elektromagnetischen (EM) Lösern zu simulieren, um Impedanz, Einfügeverlust und Rückflussverlust zu überprüfen; viele Gießereien bieten Design-Kits mit 3D-Feldlösern an, die auf ihren Substratprozess zugeschnitten sind.

Herstellbarkeit und Prüfung

Design für Herstellbarkeit (DFM) und Design für Test (DFT) trennen ein prototypisches MCM von einem hochvolumigen Produkt. Die Komplexität von MCMs - Mehrfachstempel, Feinste-Pitch-Leiterbahnen und heterogene Materialien - bedeutet, dass selbst ein kleiner Montagefehler einen vollständigen Modulausfall verursachen kann. Um dies zu mildern, folgen Sie den festgelegten DFM-Richtlinien Ihres Montagepartners: Mindestabstand zwischen den Bondpads einhalten, scharfe Winkel beim Routing vermeiden und wenn möglich Standard über Größen verwenden.

Testzugriff ist in MCMs besonders schwierig, weil viele interne Knoten nach der Kapselung nicht direkt zugänglich sind. Testpunkte auf dem Substrat für kritische Strom- und Signalknoten enthalten. Für Funktionstests sollten Boundary-Scan (IEEE 1149.1) oder eingebaute Selbsttest-Schaltungen (BIST) auf jedem Würfel in Betracht gezogen werden. In einigen Schemata werden bekannte gute Würfel (KGD) vor der Montage vorgetestet, aber sogar KGD kann während des Bonding-Prozesses beschädigt werden. Für hochzuverlässige Anwendungen (Luft- und Raumfahrt, Medizin) enthalten Designer manchmal redundante Verbindungen oder entwerfen das MCM, um einen einzelnen Würfelfehler zu tolerieren.

Montagetoleranzen müssen sorgfältig spezifiziert werden. Drahtbonden erfordert eine gewisse Bond-Pad-Pitch und Spiel für das Bonding-Tool; Flip-Chip erfordert präzisen Lötkugeldurchmesser und Substratplanheit. Hot-Bar-Löten oder fortschrittliche Reflow-Öfen werden zum Anbringen von Komponenten mit feinen Pitch-Leads verwendet. Besprechen Sie die Prozesserträge mit Ihrem Fertigungspartner zu Beginn des Designzyklus - die Kosten einer geringfügigen Layoutänderung in der Designphase sind weit niedriger als die Änderung eines montierten Moduls.

Die Surface Mount Technology Association (SMTA) veröffentlicht regelmäßig technische Artikel zu Herausforderungen und Lösungen für die MCM-Montage. Darüber hinaus bietet die JEDEC Solid-State Technology Association Standards für Paketumrisse und Zuverlässigkeitstests, die direkt auf MCMs anwendbar sind.

Fortschrittliche Verpackungstechnologien: 2.5D- und 3D-Integration

Das traditionelle MCM, das mehrere drahtgebundene oder flip-chipped Dies auf einem Laminatsubstrat platziert, entwickelt sich zu anspruchsvollen 2.5D- und 3D-Architekturen. Bei der 2.5D-Integration werden Diese nebeneinander auf einem Silizium-Interposer montiert, der feine Pitch-Routing-Schichten und Durchsilizium-Vias (TSVs) zur Verbindung mit dem Gehäusesubstrat enthält. Dieser Ansatz erreicht eine viel höhere Verbindungsdichte als organische Laminate und ist jetzt Standard für die Kombination von High-Bandwidth Memory (HBM) mit GPUs oder ASICs.

Die 3D-Integration stellt den nächsten Sprung dar: Die Dies wird vertikal gestapelt, wobei TSVs Signale durch jede Ebene tragen. Die Vorteile sind dramatische Reduzierungen des Footprints und der Verbindungslängen, aber die Herausforderungen sind ebenso signifikant. Das Wärmemanagement wird dreidimensional - Wärme muss durch mehrere Schichten extrahiert werden, was oft integrierte Mikrokanäle oder verschachtelte Wärmespreizer erfordert. Bindungs- und Verdünnungsprozesse auf Waferebene sind komplex und ergeben Stapelineffizienzen multiplizieren die Kosten jedes Moduls.

Trotz dieser Hürden kommt die 3D-Integration bereits in hochvolumigen Produkten wie Smartphone-Speicherstacks und Bildsensoren zum Einsatz. Designer, die auf 3D umsteigen, müssen mechanische Belastungen aus Fehlanpassungen des Wärmeausdehnungskoeffizienten (CTE) simulieren, TSV-Kee-Out-Zonen planen und neue Teststrategien für interne Schichten entwickeln. Die Simulationsressourcen von Electrosoft bieten einen guten Ausgangspunkt, um die Anforderungen an elektrische und thermische Co-Simulation zu verstehen.

Simulation und Verifikation: Ein Multi-Physik-Ansatz

Modernes MCM-Design kann nicht allein auf Daumenregel beruhen; Simulation über mehrere Physikdomänen hinweg ist unerlässlich. Für die elektrische Leistung verwenden Sie 3D-Vollwellen-EM-Solver (z. B. Ansys HFSS, CST Studio), um Übertragungsleitungen, Vias und Ball-Grid-Array-Übergänge zu modellieren. Extrahieren Sie S-Parameter und verwenden Sie sie in Zeitdomänensimulatoren, um Augendiagramme mit der gewünschten Bitrate zu erzeugen.

Thermische Simulation sollte mit elektrischer und mechanischer Analyse gekoppelt werden. Power Maps aus der elektrischen Simulation werden in ein CFD-Tool (z. B. Flotherm, Icepak) geladen, um stationäre und transiente Temperaturen zu berechnen. Aus Gründen der Zuverlässigkeit hilft die Finite-Elemente-Analyse (FEA) der thermomechanischen Spannung, um die Lötgelenkermüdung und das Abrissen unter thermischem Zyklus vorherzusagen. Viele Designteams verwenden jetzt integrierte Plattformen, die elektrisches, thermisches und mechanisches Verhalten simulieren und die Anzahl der physikalischen Prototyping-Iterationen drastisch reduzieren.

Die Verifizierung geht über die Simulation hinaus: Bauen Sie immer funktionale Testfahrzeuge (TVs) mit repräsentativen Gesenkgrößen und Leistungslasten. Messen Sie die Signalintegrität mit Zeitbereichsreflektometrie (TDR) und die thermische Leistung mit Infrarotkameras oder Thermoelementen. Die Investition in frühes Prototyping zahlt sich oft um ein Vielfaches aus, indem Sie Layoutfehler erfassen, die Simulationen - egal wie detailliert - vermissen können.

Schlussfolgerung

Die Gestaltung von Multichip-Modulen und integrierten Systemen auf Leiterplatten ist eine Disziplin, die Kreativität und Strenge zu gleichen Teilen erfordert. Durch die Behandlung von Bauteilplatzierung, Thermomanagement, elektrischer Leistung und Herstellbarkeit von Anfang an können Ingenieure Module liefern, die aggressive Leistungsziele erfüllen und gleichzeitig kostengünstig zu produzieren sind. Der Trend zur 2,5D- und 3D-Integration wird sich nur verstärken, was Simulation und Multiphysik-Analyse noch kritischer macht. Die Nutzung von Industriestandards, die Nutzung fortschrittlicher Materialien und die enge Zusammenarbeit mit Fertigungspartnern sind der Schlüssel zum Erfolg in diesem anspruchsvollen, aber lohnenden Bereich.

Ob Sie einen SiP für ein tragbares Gerät oder ein MCM für ein Abwehrradar entwickeln, die hier skizzierten Prinzipien leiten Ihre Entscheidungsfindung. Beginnen Sie mit einem klaren Grundriss, simulieren Sie das thermische und elektrische Verhalten vor dem Layout und entwerfen Sie immer mit dem End-of-Line-Test.