Designing Low-Power Digital Circuits: Techniken und Berechnungen

Der Artikel behandelt die wichtigsten Techniken und Berechnungen, die zur Erreichung einer geringen Leistung bei der Gestaltung digitaler Schaltungen verwendet werden, um den Energieverbrauch in elektronischen Geräten zu senken.

Techniken für Low-Power-Design

Zur Minimierung des Stromverbrauchs in digitalen Schaltungen können verschiedene Techniken eingesetzt werden, wie Taktausgang, Stromausgang und Spannungsskalierung. Taktausgang deaktiviert das Taktsignal für inaktive Module, wodurch die dynamische Leistung reduziert wird. Stromausgang schaltet die Stromversorgung für stillstehende Blöcke ab, wodurch die statische Leistung verringert wird.

Berechnungen für den Stromverbrauch

Der Stromverbrauch in digitalen Schaltungen setzt sich hauptsächlich aus dynamischen und statischen Komponenten zusammen.

Pdynamic = α Cload V2 f

wobei α der Schaltaktivitätsfaktor, Cload die Lastkapazität, V die Versorgungsspannung und f die Frequenz ist. Die statische Leistung hängt von Leckströmen ab und wird berechnet als:

Pstatic = Ileakage V

Designüberlegungen

Bei der Entwicklung von Stromsparkreisen ist es wichtig, die Leistung und die Stromeinsparungen auszugleichen. Die Verringerung der Versorgungsspannung kann die Leistung verringern, kann jedoch die Stromkreisgeschwindigkeit beeinflussen. Die Verwendung mehrerer Leistungsbereiche ermöglicht selektives Power Gating. Darüber hinaus tragen die Optimierung der Schaltungsarchitektur und die Auswahl von Transistoren mit geringer Leckage zur Energieeffizienz bei.