Die unerbittliche Nachfrage nach kleineren, schnelleren und funktionsreicheren elektronischen Geräten hat die Designer von Leiterplatten dazu veranlasst, immer dichtere und ausgeklügelte Verbindungstechnologien zu übernehmen. Unter diesen zeichnet sich die Via-in-Pad-Technologie (VIP) als wichtiger Faktor für HDI-Designs aus. Durch die Platzierung von Vias direkt in den oberflächenmontierten Komponentenpads und nicht in separaten Bereichen der Platine können Ingenieure die Platinengröße drastisch reduzieren, die Signalintegrität verbessern und das Wärmemanagement verbessern. Diese Technik bringt jedoch einzigartige Herausforderungen bei der Zuverlässigkeit und Montage mit sich, die sorgfältig angegangen werden müssen, um eine langfristige Produktleistung zu gewährleisten.

Verständnis der Via-in-Pad-Technologie

Bei herkömmlichen Leiterplatten-Designs werden Vias typischerweise über dünne Leiterbahnen zu Komponentenpads geführt, die wertvolle Oberfläche einnehmen und oft Designer zwingen, Bauteile auseinander zu strecken. Via-in-Pad beseitigt diese Einschränkung, indem es erlaubt, dass die Via ein integraler Bestandteil des Lötpads ist. Dieser Ansatz ist besonders bei Ball-Grid-Array-Paketen (BGA) üblich, bei denen die Lötkugeln des Geräts direkt mit den darunter liegenden plattierten Durchgangslöchern ausgerichtet sind.

Es gibt verschiedene Varianten von via-in-pad, je nach via-Typ und wie es gefüllt wird.

  • Nicht gefülltes Via-in-Pad: Das Via bleibt offen oder nur mit einer Lötmaske gezeltet. Diese Methode wird selten für hochzuverlässige Anwendungen verwendet, da das offene Via beim Reflow vom Pad wegloten kann, wodurch Löthohlräume oder unzureichende Verbindungen entstehen.
  • Die mit Epoxid gefüllte Via-in-Pad: Die Via ist vollständig mit einem nicht leitenden Epoxidharz gefüllt, das dann durch Schleifen oder Bürsten planarisiert wird. Die Pad wird neu plattiert, um eine flache, lötbare Oberfläche zu schaffen. Dies ist der am weitesten verbreitete Ansatz für kostensensible, aber zuverlässigkeitskritische Designs.
  • Leitfähig gefülltes Via-in-Pad: Das Via ist mit einer leitfähigen Paste (z. B. silber- oder kupfergefülltes Epoxid) oder plattiertem Kupfer gefüllt. Dies bietet sowohl eine flache Oberfläche als auch eine verbesserte elektrische und thermische Leitfähigkeit durch das Via. Leitfähige Füllung wird für Stromanwendungen und Hochfrequenzdesigns bevorzugt.

Die Wahl des Füllmaterials und des Prozesses hängt von den Zuverlässigkeitsanforderungen, den thermischen Zyklusbedingungen und den Kostenbeschränkungen der Endanwendung ab. So erfordern beispielsweise Automobilelektroniken häufig leitfähig gefüllte Vias, um hohe Ströme und Temperaturschwankungen zu bewältigen, während Verbrauchergeräte sich für Epoxid-gefüllte Vias entscheiden können, um die Kosten zu senken.

Auswirkungen auf die PCB-Zuverlässigkeit

Die Via-in-Pad-Technologie beeinflusst direkt mehrere Zuverlässigkeitsfaktoren, einschließlich der Integrität der Lötverbindung, der thermomechanischen Spannungsverteilung und der Delaminationsbeständigkeit. Das Verständnis dieser Wechselwirkungen ist für die Entwicklung robuster Produkte von entscheidender Bedeutung.

Löten-Voiding und gemeinsame Qualität

Die unmittelbarste Sicherheitsbedenken besteht in der Bildung von Löthohlräumen während des Reflow-Prozesses. Wenn ein leeres oder teilweise gefülltes Via unter einem Bauteilkissen sitzt, können die expandierenden Gase, die im Via eingeschlossen sind, durch das geschmolzene Lot entweichen, Blasen oder offene Hohlräume erzeugen. Diese Hohlräume verringern die effektive Lötverbindungsfläche, erhöhen den elektrischen Widerstand und wirken als Spannungskonzentrationspunkte bei thermischem Zyklus. Studien haben gezeigt, dass ein Hohlraumgehalt von mehr als 25 % der Verbindungsfläche die Ermüdungsdauer erheblich reduzieren kann. Epoxid- oder Kupfergefüllte Vias mildern dieses Problem durch Beseitigung des eingeschlossenen Luftvolumens.

Delamination und Laminatstress

Das Vorhandensein eines Durchkontakts direkt unter einem Kissen verändert die lokale Wärmeausdehnungskoeffizienten-Missanpassung zwischen dem Kupfer-Pad, dem Via-Material und dem umgebenden Laminat. Während des thermischen Zyklus widersteht das starre Kupferfass des Via der Expansion und führt zu Spannungen an den Grenzflächen. Wenn das Via-Füllmaterial eine schlechte Haftung oder eine andere CTE aufweist, kann es zu einer Delamination an der Via-Wand oder zwischen dem Kissen und dem Laminat kommen.

Zuverlässigkeit in rauen Umgebungen

In Umgebungen mit hoher Luftfeuchtigkeit oder korrosiven Gasen bergen Via-in-Pad-Designs zusätzliche Risiken. Eine unvollständige Abdichtung des Via-Kissens ermöglicht es, dass Feuchtigkeit oder Verunreinigungen entlang des Via-Kissens jedoch in den Kontakt gelangen, was zu elektrochemischer Migration (ECM) oder leitfähigem anodischem Filamentwachstum (CAF) führt. Leitfähige gefüllte Vias bieten eine bessere Abdichtung, müssen jedoch dennoch mit einem geeigneten Lötmaskendesign gepaart werden, um Kapillarwirkung zu verhindern. In extremen Umgebungen wird häufig eine konforme Beschichtung des Via-in-Pad-Bereichs empfohlen.

Herausforderungen bei der Fertigung

Die Einführung von via-in-pad erfordert eine strengere Kontrolle der Herstellung und Montage von Leiterplatten als herkömmliches Verfahren über die Platzierung.

  • Via Füllung und Planarisierung: Um eine vollständig gefüllte Durchkontaktierung mit einer glatten, koplanaren Oberfläche zu erreichen, ist Präzision erforderlich. Lufteinschlüsse oder unvollständige Füllungen können später zu Hohlräumen führen. Die Planarisierung muss überschüssiges Füllmaterial entfernen, ohne die Oberfläche des Kissens zu beschädigen.
  • Plattiergleichförmigkeit: Nach dem Füllen wird das Pad oft mit Kupfer umplattiert, um die ebene Oberfläche wiederherzustellen. Inkonsistente Plattierdicke kann zu ungleichmäßiger Lötbenetzung oder schlechter Koplanarität auf der ganzen Platte führen.
  • ]Das Druckvolumen der Lötpaste muss sorgfältig kalibriert werden. Bei einem gefüllten Via verhält sich das Pad wie ein Standardpad, aber die thermische Masse des Via kann das Reflowprofil verändern. Vorwärm- und Einweichzeiten müssen möglicherweise angepasst werden, um einen vollständigen Reflow zu gewährleisten, ohne benachbarte Komponenten zu überhitzen.
  • Inspektionsschwierigkeit: Visuelle Inspektion von Lötverbindungen über Via-in-Pad ist fast unmöglich, wenn die Via nicht vollständig sichtbar ist. Röntgeninspektion wird obligatorisch, um Füllstand, Leerinhalt und Lötverbindungsintegrität zu überprüfen. Automatisierte Röntgeninspektionssysteme (AXI) müssen programmiert werden, um akzeptable von defekten Verbindungen zu unterscheiden.

Lösungen für eine zuverlässige Fertigung

Um diese Herausforderungen zu meistern, folgen die Hersteller festgelegten Richtlinien:

  • Verwenden Sie gefüllte Vias für alle BGA- und QFN-Pads, die ein Via-in-Pad enthalten.
  • IPC-6012 Klasse 3 für die Herstellungsanforderung, einschließlich der Fülltiefe und der Ebenheitstoleranzen.
  • Durchführung von Design-of-Experimenten (DOE) zu Reflow-Profilen zur Optimierung von Lotpastenvolumina und thermischen Gradienten.
  • Implementierung einer 100%igen Röntgeninspektion auf hochzuverlässigen Platinen mit Fehlerkriterien basierend auf IPC-A-610 und IPC-7095.

Auswirkungen auf Montageprozesse

Die Via-in-Pad-Technologie verändert grundlegend die Art und Weise, wie Bauteile auf der Leiterplatte montiert werden, die primären Veränderungen treten bei der Abscheidung von Lotpasten, der Reflow-Profilierung und der Inspektion auf.

Lötpasten-Schablonendesign

Bei der Durchkontaktierung muss die Schablonenöffnung das Vorhandensein des Durchkontaktierungsmaterials berücksichtigen. Ist das Durchkontaktierungsmaterial mit Epoxid gefüllt und neu plattiert, ist das Kissen flach, so dass die Standard-Schablonenbauregeln gelten. Wird das Durchkontaktierungsmaterial jedoch nur mit einer Lötmaske verspannt, kann das Kissen eine leichte Vertiefung aufweisen, was ein etwas dickeres Schablonen- oder zusätzliches Pastenvolumen erfordert. Bei BGA-Anwendungen wird die Schablonendicke oft von 4 auf 5 oder 6 Mils erhöht, um ein ausreichendes Lotvolumen zu gewährleisten, um das Durchkontaktierungsmaterial zu füllen und dennoch eine zuverlässige Verbindung zu bilden.

Reflow-Lötanpassungen

Die thermische Masse eines Via-in-Pads unterscheidet sich von der eines Pads ohne Via, da das Kupferfass die Wärme besser abführt, was dazu führen kann, dass das Pad während des Reflows kühler bleibt, was den Reflow der Lotpaste verzögert und möglicherweise zu Kaltverbindungen oder Grabsteinbildung führt. Um dem entgegenzuwirken, kann das Reflowprofil eine längere Einweichzone oder eine höhere Spitzentemperatur erfordern. Stickstoffatmosphäre während des Reflows trägt auch dazu bei, die Benetzung zu verbessern und die Oxidation auf der gefüllten Padoberfläche zu reduzieren.

Wellenlöten Überlegungen

Bei Mischtechnologieplatten, bei denen die Komponenten der Durchgangsöffnungen mit der Oberflächenmontage koexistieren, kann das auf der Unterseite befindliche Via-in-Pad Probleme beim Wellenlöten verursachen. Das geschmolzene Lot kann zu offenen Vias werden, so dass nicht genügend Lot für die Durchgangsöffnung verbleibt. Die Konstrukteure sollten vermeiden, dass das Via-in-Pad auf der Unterseite offen gelegt wird, oder angeben, dass alle derartigen Vias vor dem Wellenlöten gefüllt und planarisiert werden müssen.

Inspektion und Überarbeitung

Röntgeninspektion ist unerlässlich, um die Füllqualität und die Integrität der Lötverbindung zu überprüfen. Die automatische optische Inspektion (AOI) kann zur Erkennung fehlender Komponenten oder Orientierungsprobleme verwendet werden, kann jedoch keine Löthohlräume unter dem Pad bewerten. Die Nacharbeit eines Via-in-Pad-Bauteils ist schwieriger, da das Via-Füllmaterial beim Entfernen des Bauteils beschädigt werden kann. Die Designer sollten in Erwägung ziehen, Vias in nacharbeitsfähigen Bereichen zu entvölkern oder thermisch entfernbare Füllmaterialien (z. B. Lote mit niedrigem Schmelzpunkt) für Anwendungen zu verwenden, die eine Feldreparatur erfordern.

Vorteile für die Montage

Trotz der zusätzlichen Komplexität bietet das Via-in-Pad überzeugende Vorteile, die die Herausforderungen oft überwiegen:

  • Reduzierte Leiterplattengröße: Durch den Wegfall der Notwendigkeit für separate Immobilien können Designer den Platzbedarf der Platine um 15-30% verringern und kleinere Endprodukte ermöglichen.
  • Verbesserte elektrische Leistung: Kürzere Signalpfade reduzieren parasitäre Induktivität und Kapazität, was für Hochgeschwindigkeits-Digital- und HF-Schaltungen von entscheidender Bedeutung ist. Via-in-Pad minimiert auch Stub-Effekte, die Signalreflexionen verursachen.
  • Verbessertes Wärmemanagement: Vias, die direkt unter Leistungskomponenten platziert sind, können Wärme von der Komponente durch die Platine zu einem Kühlkörper oder einer thermischen Ebene leiten. Leitfähige Vias bieten eine überlegene Wärmeleitfähigkeit im Vergleich zu ungefüllten.
  • Höhere Komponentendichte: Mehr Komponenten können auf dem gleichen Boardbereich platziert werden, was die Integration zusätzlicher Funktionen erleichtert, ohne die Gesamtabmessungen des Produkts zu erhöhen.
  • Vereinfachtes Routing: Mit Vias, die unter Pads verborgen sind, wird die Routing-Verstopfung auf inneren Schichten reduziert, was eine einfachere Schichtzuordnung und niedrigere Schichtzahlen in vielen Designs ermöglicht.

Materialauswahl und Füllmethoden

Die Wahl des richtigen Füllmaterials ist eine entscheidende Entscheidung. Die folgende Tabelle fasst die allgemeinen Optionen zusammen:

Fill MaterialConductivityCTE (ppm/°C)Primary Use
Non-conductive epoxyNone25–40Low-cost, general-purpose HDI
Silver-filled epoxyConductive (0.001–0.01 Ω·cm)30–50High-frequency, thermal dissipation
Copper-filled epoxyConductive (<0.001 Ω·cm)18–25High-current, high-reliability (automotive, military)
Plated copper (via plug)Highest conductivity17Ultra-high reliability, very high current

Die Kupferplattierung durch Verstopfen ist die teuerste, aber auch die zuverlässigste Methode. Es wird das Durchkontaktieren mit festem Kupfer durch Galvanisieren nach dem Aufbringen einer dünnen Keimschicht durchgeführt. Das resultierende Durchkontaktieren hat eine CTE, die dem Kupferkissen eng entspricht und die thermische Belastung minimiert. Diese Technik ist in IPC-4761 Typ VII spezifiziert und wird in hochzuverlässigen Avionik- und medizinischen Implantaten verwendet.

Design-Überlegungen für Via-in-Pad

Um die Zuverlässigkeit und Montage zu maximieren, müssen PCB-Designer bestimmte Richtlinien befolgen:

  • Via Durchmesser: Halten Sie die Durchmesser der Vias unter 0,3 mm für mit Epoxid-Füllungen gefüllte Vias, um eine vollständige Füllung zu gewährleisten. Größere Vias können mehrere Füllzyklen erfordern, was Kosten und Risiko erhöht.
  • Pad to via offset: Ein minimaler Ringring von 50 μm wird sogar für gefüllte Vias empfohlen, um Toleranz für Registrierungsfehler zu schaffen.
  • Landmustergröße: Der Landmusterpaddurchmesser sollte mindestens 0,1 mm größer als der Via-Durchmesser sein, um eine robuste Lötverbindung zu schaffen.
  • Signalintegrität: Für Hochgeschwindigkeitssignale verwenden Sie leitfähig gefüllte Vias, um die Impedanzunstetigkeit zu minimieren. Simulieren Sie die Via-Struktur mit 3D-EM-Tools, um den Rückflussverlust zu überprüfen.
  • Thermalbalance: Verteilen Sie gefüllte Vias gleichmäßig unter großen BGAs, um lokalisierte CTE-Missmatches zu vermeiden, die das Board während des Reflows verzerren könnten.
  • Stackup-Planung: Via-in-Pad ist am effektivsten bei Mikrovias (Laser gebohrt) in einem sequentiellen Laminierstapel.

Da die Gerätedichte weiter zunimmt, wird sich das Via-in-Pad auf verschiedene Arten entwickeln:

  • Mit Durchmessern unter 100 μm werden diese Vias durch Laserablation gebildet und mit leitfähiger Paste oder Kupfer gefüllt. Sie ermöglichen hochdichte Verbindungsleitungen für mobile Prozessoren und Speichermodule der nächsten Generation.
  • Eingebettete Vias (vias), die vollständig in das BGA-Gehäusesubstrat und nicht in das Motherboard eingebettet sind, wodurch die Komplexität der Leiterplatten auf Board-Ebene reduziert wird.
  • Fortgeschrittene Füllmaterialien: Die Erforschung von niedertemperaturhärtbaren leitfähigen Pasten und Hybrid-Epoxy-Kupfer-Kompositen zielt darauf ab, die Kosten zu senken und gleichzeitig die Zuverlässigkeit zu erhalten.
  • Additive Fertigung: 3D-gedruckte leitfähige Vias könnten schließlich die traditionelle Beschichtung ersetzen und bieten Designflexibilität für benutzerdefinierte Leiterbahnen.

Industriestandardisierungsgremien wie IPC aktualisieren ihre Richtlinien für das Via-in-Pad kontinuierlich. Die neueste Überarbeitung von IPC-7095 (Design and Assembly Process Implementation for BGAs) enthält detaillierte Empfehlungen für das Design und die Inspektion des Via-in-Pads. Die Einhaltung dieser Standards ist für die Erreichung einer gleichbleibenden Qualität bei der Produktion von großen Stückzahlen unerlässlich.

Schlussfolgerung

Die Via-in-Pad-Technologie ist ein leistungsfähiges Werkzeug im Toolkit des Leiterplatten-Designers, das Miniaturisierung, verbesserte elektrische Leistung und verbessertes Wärmemanagement ermöglicht. Die erfolgreiche Implementierung erfordert jedoch eine sorgfältige Aufmerksamkeit bei der Materialauswahl, den Herstellungsprozessen und Montagetechniken. Durch das Verständnis der Zuverlässigkeits-Kompromisse und die Übernahme bewährter Verfahren - wie die Verwendung gefüllter Vias, die Optimierung von Reflow-Profilen und die Verwendung von Röntgenuntersuchungen - können Ingenieure die Vorteile von Via-in-Pad voll ausschöpfen und gleichzeitig die Risiken mindern. Da elektronische Geräte weiterhin schrumpfen und eine höhere Leistung erfordern, wird Via-in-Pad ein Eckpfeiler des fortschrittlichen Leiterplattendesigns bleiben.

Für weitere Informationen lesen Sie den IPC-7095-Standard (IPC offizielle Website), die Mentor Graphics via-in-pad Design Guide und Industrie White Papers von SMTA über die Zuverlässigkeit der Lötverbindung.