Die Auswirkungen von PCB-Fertigungsprozessen auf erreichbare Spurenbreiten und Abstand für hochdichte Designs

Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterplatten, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu vereinfachen, die in der Lage sind, die Herstellung von Leiterplatten zu verbessern, und die Herstellung von Leiterplatten zu verbessern, die in der Lage sind, die Herstellung von Leiterplatten zu verbessern, und die Herstellung von Leiterplatten zu verbessern.

Die Rolle der Photolithographie bei der Definition feiner Merkmale

Die Photolithographie ist der erste kritische Schritt zur Definition von Leitermustern auf einer Leiterplatte. Dabei wird eine Schicht aus lichtempfindlichem Resist auf das kupferkaschierte Substrat aufgebracht und dann durch eine Photomaske, die das gewünschte Schaltungsmuster enthält, ultraviolettem Licht ausgesetzt. Der belichtete Resist erfährt eine chemische Veränderung, so dass er selektiv entwickelt werden kann, wobei eine Schablone der Leiterbahnen verbleibt. Die Auflösung dieses Strukturierungsschritts setzt direkt die untere Grenze für die Merkmalsgrößen.

Auflösungsbeschränkungen

Die Mindestgröße, die die Photolithographie zuverlässig erzeugen kann, wird durch die Wellenlänge der Lichtquelle und die numerische Apertur des optischen Systems bestimmt. Herkömmliche UV-Belichtungssysteme mit Quecksilberbogenlampen (Wellenlängen zwischen 365 und 405 nm) können unter idealen Bedingungen Spurenbreiten bis zu etwa 100 μm (4 mils) erreichen. Bei Designs mit hoher Dichte, die 75 μm (3 mil) oder sogar 50 μm (2 mil) Spuren erfordern, wird die herkömmliche Photolithographie jedoch unzureichend. Die Lichtbeugung verwischt die Kanten des Maskenmusters, was zu abgerundeten Ecken, unvollständiger Belichtung oder Überbrückung zwischen benachbarten Spuren führt.

Um diese Einschränkungen zu überwinden, übernehmen fortschrittliche Fertigungsanlagen Laser-Direktbildgebung (LDI). Anstelle einer Photomaske verwendet LDI einen fokussierten Laserstrahl, um das Schaltungsmuster direkt auf den Resist zu schreiben. Dies beseitigt Beugungsprobleme im Zusammenhang mit Maskenoptiken und ermöglicht Funktionsgrößen von bis zu 25 μm (1 mil) mit außergewöhnlicher Kantenschärfe. LDI bietet auch Flexibilität für Designanpassungen, ohne neue Masken zu erfordern, was es ideal für Prototyping und die Produktion von Leiterplatten mit hoher Dichte in geringen Stückzahlen macht.

Auswahl des Fotolacks

Die Art des Photoresists - ob nasser Film (flüssig) oder trockenfilm - beeinflusst ebenfalls die erreichbare Auflösung. Trockenfilmresists sind auf die Kupferoberfläche auflaminiert und bieten eine gleichmäßige Dicke, wodurch sie für feine Linien geeignet sind. Sie können jedoch in sehr engen Abständen zu Haftungsproblemen neigen. Flüssigphotoresists, die durch Vorhangbeschichtung oder Elektrotauchlackierung aufgebracht werden, passen besser zu Oberflächentopographien und können feinere Eigenschaften erzeugen, erfordern jedoch eine kontrolliertere Anwendung. Moderne Formulierungen mit hohem Kontrast und geringer Lichtstreuung können jetzt 20 μm Linien und Räume auflösen.

Ätzmethoden und ihre Auswirkungen auf die Spurengeometrie

Nachdem die Lithographie die Resistschablone erzeugt hat, muss das unerwünschte Kupfer durch Ätzen entfernt werden, was eine Hauptquelle für die Variabilität der endgültigen Spurenbreite und des Endabstands darstellt, da das Ätzen von Natur aus isotrop ist, d.h. Kupfer in alle Richtungen mit ähnlichen Geschwindigkeiten angreift. Dadurch werden die Resistkanten unterschnitten, wodurch der Spurenquerschnitt oben schmaler wird als an der Basis (der sogenannte Ätzfaktor).

Chemische Nassätzung

Das Nassätzen mit sauren oder alkalischen Lösungen (z. B. Kupferchlorid, Eisenchlorid oder Ätzmittel auf Ammoniakbasis) ist die häufigste Methode. Bei Standardplatten mit einer Spurbreite von über 100 μm ist der Unterschnitt handhabbar. Bei HDI-Designs mit 50-75 μm-Spuren kann das Nassätzen jedoch die effektive Spurbreite um 10-20 μm pro Seite reduzieren, was zu erheblichen Breitenschwankungen und erhöhtem Widerstand führt. Die Ätzchemie muss sorgfältig auf Temperatur, Konzentration und Agitation kontrolliert werden, um konsistente Ergebnisse zu erzielen. Der Mindestabstand zwischen den Spuren ist jedoch auch unter optimalen Bedingungen durch das Risiko begrenzt, dass das Ätzmittel das Kupfer zwischen ihnen wegschnitzt, insbesondere wenn die Resisthaftung schlecht ist.

Plasmaätzen (Trockenätzen)

Um feinere Geometrien zu erreichen, verwenden einige High-End-Hersteller Trockenätztechniken, wie reaktives Ionenätzen (RIE) oder Ionenstrahlfräsen. Diese Verfahren verwenden ein Plasma aus reaktiven Gasen (z. B. Chlor- oder Fluorverbindungen), um Kupfer in einer hochgerichteten Weise zu entfernen. Das Ergebnis sind nahezu vertikale Seitenwände mit minimalem Hinterschnitt, was Spurenbreiten und -abstände bis zu 10-15 μm ermöglicht. Plasmaätzen erzeugt auch sauberere Kanten und eine bessere Dimensionskontrolle im Vergleich zum Nassätzen. Die Ausrüstung ist jedoch teuer, der Prozess ist langsamer und ist typischerweise für fortschrittliche HDI oder substratähnliche Leiterplatten (z. B. für Halbleiterverpackungen) reserviert.

Materialauswahl für Feine Feature Zuverlässigkeit

Das Substrat und die Kupferfolie, die für eine Leiterplatte gewählt wurden, beeinflussen direkt, wie gut feine Spuren gebildet werden können und wie sie unter thermischer und mechanischer Belastung funktionieren.

Kupferfoliendicke und Kornstruktur

Dünnere Kupferfolie (z. B. 1⁄2 oz oder 1⁄4 oz, entsprechend 17,5 μm bzw. 8,75 μm) ist für das Ätzen schmaler Spuren unerlässlich. Dickere Folien (1 oz und darüber) erfordern längere Ätzzeiten, was die Unterätzzeiten erhöht und die Eigenschaften von unter 100 μm unpraktisch macht. Fortgeschrittene Folientypen wie etwa FLT:0] rückbehandelte Folie (RTF) oder FLT:2] niedrigprofiliges Kupfer haben eine glatte Oberfläche auf der Ätzseite, die die Menge an Kupfer, die entfernt werden muss, reduziert und die Liniendefinition verbessert. Darüber hinaus erzeugen sehr feinkörnige Folien glattere Spurenkanten und ein geringeres Risiko von Kerbbildung oder Mikrorissen während des Ätzens.

Substrateigenschaften

Das dielektrische Material muss eine geringe Oberflächenrauhigkeit haben, um feine Resistlinien und eine gleichmäßige Kupferhaftung zu ermöglichen. Standard FR-4 kann eine übermäßige Glaswebrauhigkeit aufweisen, die das Ätzen von feinen Linien behindert. Für HDI-Platten bieten glasverstärkte Laminate mit gespreiztem Glas (z. B. 2116 oder 1067 Glasstile) eine glattere Oberfläche. Harzreiche Prepregs mit Low-Flow-Formulierungen auch den Harzausstrich und die Entleerung während der Laminierung, die sonst Kurzschlüsse in engem Abstand verursachen können. In Extremfällen (z. B. für 20-30 μm-Features) wenden sich die Hersteller an Spin-on-Dielektrika oder flüssige photoimagebare (LPI) Lötmasken, die in sehr dünnen, gleichmäßigen Schichten mit ausgezeichneter Planarisierung aufgebracht werden können.

Fertigungstoleranzen und Ausrüstungsfähigkeit

Selbst bei perfekter Photolithographie und Ätzung stellen reale Fertigungstoleranzen Beschränkungen für die minimale Spurbreite und den minimalen Abstand dar, die konsistent hergestellt werden können.

  • Registrierungsgenauigkeit: Die Fähigkeit, mehrere Schichten in einer Mehrschichtplatte auszurichten. Für HDI-Designs muss die Schicht-zu-Schicht-Registrierung innerhalb von ±25 μm oder besser liegen. Registrierungsfehler können zu Fehlausrichtungen zwischen Mikrovias und Einfangpads führen, was die Ausbeute verringert.
  • Bohren und durch Formation: Die kleinsten mechanischen Bohrer sind typischerweise etwa 200 μm (0,008") Durchmesser. Für feinere Vias wird Laserbohren (UV oder CO2) verwendet, um Mikrovias bis zu 50 μm zu erzeugen. Die Via-Platzierungsgenauigkeit beeinflusst die zulässige Padgröße und folglich den Routing-Raum.
  • Gleichförmigkeit der Kupferplattierung: In Durchgangsbohrungen und durch Füllen kann die Galvanik Spurenoberflächen dicker machen und den Abstand verringern. Schlechte Wurfkraft in Plattierbädern kann zu ungleichmäßigen Ablagerungsdicken führen, was zu Variationen der Spurenabmessungen führt.
  • Maschinenwiederholbarkeit von Belichtungs-, Ätz- und Laminiergeräten. High-End-Hersteller unterhalten Geräte mit statistischer Prozesssteuerung (SPC), um Schwankungen innerhalb von 5-10% der Nennwerte zu halten.

Industriestandards wie IPC-6012 (Qualification and Performance Specification for Rigid PCBs) definieren Akzeptanzkriterien für feine Features. Für Produkte der Klasse 3 (High-Reliability Electronics) beträgt die typische Mindestspurbreite und -abstände 75 μm (3 mil) für externe Schichten und 100 μm (4 mil) für interne Schichten, obwohl fortschrittliche Hersteller die Klasse 3 erfüllen können bis zu 50 μm.

Fortschrittliche Fertigungstechnologien ermöglichen HDI

Um den Anforderungen moderner Geräte gerecht zu werden - Smartphones, Wearables, medizinische Implantate und High-Speed-Computing - haben PCB-Hersteller mehrere fortschrittliche Technologien entwickelt, die die Spuren- und Abstandsgrenzen weiter verschieben.

Semi-Additive Processing (SAP)

Beim semi-additiven Prozess wird eine dünne Keimschicht aus Kupfer auf das Substrat plattiert, ein gemusterter Photolack aufgetragen und zusätzliches Kupfer wird nur in den belichteten Bereichen galvanisiert. Der Resist wird dann abgetragen und die Keimschicht wird weggeätzt, wobei feine Spuren mit fast vertikalen Seitenwänden zurückbleiben. SAP kann zuverlässig Linien und Räume von 15–25 μm produzieren und wird in der Herstellung von IC-Substraten weit verbreitet.

Modifiziertes Semi-Additive-Verfahren (mSAP)

Eine Weiterentwicklung von SAP, mSAP verwendet eine dickere Seed-Schicht und optimierte Beschichtungschemien, um 10-15 μm Eigenschaften zu erreichen, während die robuste Haftung zum Dielektrikum erhalten bleibt. Dieser Prozess wird zum Standard für fortschrittliche HDI-Platten mit mehreren Aufbauschichten und feinen Mikrovia-Verbindungen.

Embedded Trace Technologie

Statt Spuren auf der Oberfläche zu ätzen, betten einige Designs feine Linien direkt in die dielektrische Schicht ein. Die Spur wird durch Laserablation oder photodefinierbares Dielektrikum gebildet und dann mit plattiertem Kupfer gefüllt. Dieser Ansatz bietet außergewöhnliche Ebenheit und ermöglicht Abstände bis zu 5 μm in einigen Forschungsumgebungen. Er wird in Speichermodulen mit hoher Dichte und Prozessorpaketen verwendet.

Laserdurchgangsloch und Blind durch Formation

Laserbohren erzeugt Mikrovias, die deutlich kleiner sind als mechanische Bohrer. In Kombination mit der vertikalen z-Achsen-Metallisierung ermöglichen diese Vias, dass die Routingkanäle viel dichter sind, da die Via-Pads näher beieinander platziert werden können.

Design für Manufacturability (DFM) Best Practices

Das Verständnis der Fertigungsbeschränkungen ist nur die halbe Miete; Designer müssen aktiv DFM-Prinzipien integrieren, um sicherzustellen, dass ihre hochdichten Designs ohne kostspielige Iterationen oder Ertragsverluste hergestellt werden können.

Beratung mit Herstellern frühzeitig

Vor der Fertigstellung eines Entwurfs sollten Ingenieure Gerber-Dateien und Stapel-Up-Details mit dem Hersteller teilen, um eine "Fabrikations-Machbarkeitsprüfung" zu erhalten. Viele Hersteller stellen Online-DFM-Checklisten und Regelsätze zur Verfügung (z. B. minimale Spur / Platz pro Kupfergewicht, über Padgrößen, Ringringanforderungen).

Optimierung des Trace Routing für Etch Compensation

Um Hinterschnitte zu berücksichtigen, können Designer Ätzkompensation im CAD-Layout hinzufügen: Spuren etwas breiter auf der Photomaske machen, so dass sie nach dem Ätzen die Zielbreite erreichen. Standardkompensation reicht von 0,5 bis 2 μm pro Seite, abhängig von Kupferdicke und Ätzart. Für einen engen Abstand kann es vorteilhaft sein, ]Teardrop-Pads oder flared Ecken zu verwenden, um Ätzanomalien an Kreuzungen zu reduzieren.

Kontrollierte Impedanzüberlegungen

Für geregelte Impedanzlinien (z. B. 50 Ω RF, 100 Ω Differential) werden häufig feine Leiterbahnen verwendet, deren Leiterbahnbreite und -abstand direkt die Impedanz bestimmen. Eine schmale Leiterbahn über einer Masseebene bietet eine geringere Induktivität, aber einen höheren Widerstand. Die Konstrukteure müssen prüfen, ob die gewünschte Impedanz mit der erreichbaren Leiterbahngeometrie des Herstellers erreicht werden kann. Ist die Zielbreite zu fein, kann es erforderlich sein, die dielektrische Dicke durch Einstellung der Dielektrikumsdicke oder durch Verwendung eines niedrigeren Dk-Materials zu kompensieren.

Layer Stack-Up Planung

Bei mehrschichtigen HDI-Platten muss der Stapel ausgleichen Kupfergewicht, Prepreg-Dicke und Kernverfügbarkeit. Verwendung von dünnen Kernen (z. B. 0.002" oder 0.003") ermöglicht einen engeren Abstand zwischen den Schichten und unterstützt die Mikrovia-Bildung. Dünne Kerne können jedoch zerbrechlich und anfällig für Verbiegung sein; sie erfordern sorgfältige Handhabung und robuste Laminierzyklen.

Real-World Case Study: Smartphone Mainboard

Ein neues Flaggschiff-Smartphone-Mainboard verwendet einen 10-Schichten-HDI-Stackup mit zwei Schichten von Mikrovias (via-on-Pad) und Spurenbreiten/Abständen von 40 μm (1,6 mil). Der Hersteller verwendete LDI-Photolithographie, mSAP-Verarbeitung und niedrigprofilige rückbehandelte Kupferfolie, um diese Abmessungen konsistent über Millionen von Einheiten zu erreichen. Der streng kontrollierte Prozess stellte eine Defektrate unter 50 Teile pro Million für Shorts und Öffnungen sicher. Ohne diese fortschrittlichen Prozesse würde die Platine zusätzliche 2-3 Schichten benötigen, um das gleiche Routing unterzubringen, was Kosten und Dicke erhöht.

Die unerbittliche Miniaturisierung geht weiter. Zu den neuen Technologien, die sich abzeichnen, gehören:

  • Additive Fertigung: Inkjet-gedruckte leitfähige Tinten und Aerosolstrahldruck können Merkmale unter 10 μm ohne Ätzen erzeugen. Obwohl diese Methoden in Leitfähigkeit und Haftung noch begrenzt sind, können sie das traditionelle Ätzen für bestimmte Anwendungen ergänzen.
  • Sub-10 μm Prozesse: Forschungslabors haben Kupferspuren so schmal wie 2-5 μm unter Verwendung von Elektronenstrahllithographie und Atomschichtabscheidung (ALD) von Kupfer gezeigt.
  • 2,5D und 3D Verpackungsintegration: Statt der Verkleinerung von Spuren auf der Leiterplatte bewegen sich die Leiterbahnen mit der höchsten Dichte in das Paket selbst (z. B. Durch-Silizium-Vias, Interposer). Die Anzahl der Leiterplattenschichten kann sich verringern, aber die verbleibenden Spuren müssen immer noch extrem feines Fan-Out-Routing unterstützen.

Für weitere Informationen zu IPC-Industriestandards siehe IPC-Standards. Ein detailliertes Whitepaper zur mSAP-Prozessoptimierung ist erhältlich von Technic Inc. Darüber hinaus bietet die PCB Design 007 Website regelmäßige Artikel zu DFM für Feinbau-Designs.

Schlussfolgerung

Die erreichbaren Spurenbreiten und Abstände für PCB-Designs mit hoher Dichte sind keine willkürlichen Werte; sie sind das Ergebnis eines komplexen Zusammenspiels zwischen Photolithographieauflösung, Ätzisotropie, Materialeigenschaften und Fertigungstoleranzen. Während moderne Fertigungstechnologien wie LDI, mSAP und Trockenätzen die praktischen Grenzen auf deutlich unter 50 μm verschoben haben, müssen Designer die Physik jedes Prozesses immer noch respektieren, um Zuverlässigkeit und Ausbeute zu gewährleisten. Durch die Zusammenarbeit mit Herstellern und die Einhaltung der DFM-Richtlinien können Ingenieure ihre Visionen mit hoher Dichte effizient in die Massenproduktion bringen. Da die Elektronikindustrie immer kleiner wird Geräte, die Grenzen dessen, was herstellbar ist, werden weiter erweitert, angetrieben von Innovationen sowohl in der Prozesschemie als auch in der Präzision der Ausrüstung.