Mehrschicht-Leiterplatten (PCBs) sind das Rückgrat praktisch aller modernen elektronischen Geräte, von Smartphones und Laptops bis hin zu medizinischen Geräten und Luft- und Raumfahrtsystemen. Da die Betriebsfrequenzen steigen und die Bauteildichten zunehmen, wird die Aufrechterhaltung einer sauberen Signalintegrität durch diese komplexen Verbindungen zu einer überragenden Herausforderung. Unter den vielen Faktoren, die die Signalqualität beeinflussen, zeichnet sich via Design sowohl als entscheidender Beitrag zur Signalverschlechterung als auch als leistungsstarkes Instrument zur Minderung aus. Vias – die winzigen leitfähigen Tunnel, die verschiedene Kupferschichten verbinden – führen parasitäre Elemente ein, die Signale verzerren, reflektieren oder ausstrahlen können, wenn sie nicht sorgfältig konstruiert werden. Dieser Artikel untersucht, wie sich via Design direkt auf die Signalintegrität in mehrschichtigen Leiterplatten auswirkt und bietet umsetzbare Strategien, um Probleme wie Reflexionen, Übersprechen und elektromagnetische Störungen (EMI) zu minimieren.

Vias in Multilayer-PCBs verstehen

Vias sind wesentliche Strukturen, die den Weg von elektrischen Signalen von einer Schicht einer Leiterplatte zur anderen ermöglichen. Bei einer Mehrschichtplatte, die vier, sechs, zehn oder mehr Kupferschichten enthalten kann, ersetzen Vias die einfachen Durchgangslochverbindungen, die in einfacheren Konstruktionen verwendet werden. Der physikalische Aufbau einer Via besteht typischerweise aus einem gebohrten Loch, das mit Kupfer plattiert ist, sowie Ringringen (Pads) auf jeder verbundenen Schicht und einem Antipad (Clearance) auf nicht verbundenen Schichten, um unbeabsichtigte Kurzschlüsse zu verhindern. Die Zuverlässigkeit und Leistung dieser Vias hängt von der sorgfältigen Berücksichtigung ihrer Geometrie, Anordnung und Art ab.

Gemeinsame Via-Typen

Ingenieure können aus mehreren Strukturen wählen, je nach Komplexität des Designs, Kostenbeschränkungen und Signalgeschwindigkeitsanforderungen:

  • Durchgangsloch-Vias erstrecken sich über die gesamte Boarddicke und verbinden alle Schichten. Obwohl sie am einfachsten herzustellen sind, erzeugen sie lange Stubs und große parasitäre Kapazitäten, wodurch sie weniger für hochfrequente Signale geeignet sind.
  • Blind Vias verbinden eine äußere Schicht mit einer oder mehreren inneren Schichten, ohne die gesamte Platine zu durchlaufen. Sie reduzieren die Stublänge und verbessern die Signalqualität, erfordern jedoch komplexere Herstellungsprozesse.
  • Vergrabene Vias existieren vollständig innerhalb der inneren Schichten, von der Oberfläche der Platine aus unsichtbar. Sie eignen sich hervorragend für dichtes Routing und Hochgeschwindigkeitssignale, da sie die Interferenz mit Komponenten der äußeren Schicht minimieren, aber die Herstellungskosten erhöhen.
  • Mikrovias sind sehr kleine Vias (in der Regel weniger als 150 μm Durchmesser), die oft durch Laserbohrungen gebildet werden. Sie werden in HDI-Designs (High Density Interconnect) verwendet und bieten minimale parasitäre Induktivität und Kapazität, wodurch sie sich ideal für Hochfrequenzanwendungen eignen.

Über Bau und Materialien

Das leitfähige Material in Vias ist fast immer Kupfer, das durch stromloses Plattieren mit anschließender Galvanisierung aufgebracht wird. Die Dicke der Plattierung (normalerweise 1–2 Unzen pro Quadratfuß) beeinflusst sowohl die Stromtragfähigkeit als auch den Hochfrequenzwiderstand. Das dielektrische Material um die Via-Lamellen - in der Regel FR-4, Polyimid oder Spezial-Laminate mit geringem Verlust - beeinflusst die Impedanz und den Signalverlust der Via. Bei höheren Frequenzen werden die Dielektrizitätskonstante und der Dissipationsfaktor des Substrats zu signifikanten Faktoren bei der Via-Leistung. Um mehr über die elektrischen Eigenschaften von Via-Materialien zu erfahren, konsultieren Sie die IPC-Standards für PCB-Laminatklassifikationen.

Parasitäre Effekte durch Vias eingeführt

Jede Via verhält sich wie ein kleines, unerwünschtes Schaltelement - in erster Linie eine Kombination aus Serieninduktivität und Shunt-Kapazität. Diese parasitären Effekte werden problematisch, wenn die Signalanstiegszeiten kurz sind (Highspeed-Digital) oder wenn die Signalfrequenz mehrere hundert Megahertz überschreitet. Das Verständnis der Größe dieser Parasitika ist der erste Schritt, um sie zu steuern.

Über Induktivität

Die Induktivität eines Via ergibt sich aus dem Schleifenbereich, der durch das Via-Tunnel, den Rückstrompfad und die internen Ebenenverbindungen gebildet wird. Ein typisches Durchgangsloch-Via kann eine Induktivität in der Größenordnung von 0,5 bis 2 Nanohenries haben, abhängig von seiner Höhe und seinem Durchmesser. Diese induktive Komponente verursacht eine Impedanzstoßung, die Signale reflektiert, die Anstiegszeit erhöht und Spannungsabfall in Stromverteilungsnetzen erzeugen kann. Die Formel für die Via-Induktivität (ungefähr) ist L = (h/5) * [ln(4h/d) +1] nH, wobei h über die Höhe und d über den Durchmesser in Millimetern ist. Um die Induktivität zu minimieren, sollten Designer über die Höhe (weniger Schichten oder Mikrovias verwenden) reduzieren und über den Durchmesser zunehmen, obwohl letztere auch die Kapazität erhöht.

Über die Kapazität

Kapazität an einem Via tritt zwischen dem Via-Tonne und den benachbarten Kupferebenen (z. B. Strom- oder Masseschichten) durch das Dielektrikum auf. Die Antipad-Freigabe erzeugt einen kleinen Parallelplattenkondensator. Die ungefähre Kapazität eines Via wird durch C = (1,41 × εr × D × h) / (D2 – d) pF gegeben, wobei D der Antipad-Durchmesser, d der Via-Pad-Durchmesser und h die dielektrische Dicke ist. Höhere Kapazität verlangsamt Signalflanken und trägt zur Signaldämpfung bei. Die Verringerung der Antipad-Größe oder die Verwendung dickerer Dielektrika kann die Kapazität senken, aber diese Anpassungen müssen mit den Anforderungen an die Impedanzanpassung in Einklang gebracht werden.

Die Auswirkungen von Via Stubs

Ein Via-Stub ist der unbenutzte Teil eines Durchgangslochs, der sich über die Schicht hinaus erstreckt, in der das Signal übergeht. Dieser Stub fungiert als ein offener Übertragungsleitungsstub, der Reflexionen bei Frequenzen verursacht, bei denen die Stublänge einer Viertelwellenlänge entspricht. Für Hochgeschwindigkeitssignale (z. B. 10 Gbps und höher) können Stubs schwere frequenzabhängige Verlust- und Resonanzkerben induzieren, die die Augendiagramme verschlechtern. Das Entfernen oder Minimieren von Stubs durch Rückbohren (ein Nachbohrvorgang, der das unerwünschte Rohr entfernt) ist für viele Hochgeschwindigkeitskonstruktionen obligatorisch. Detaillierte Hinweise zu Stub-Effekten finden sich in technischen Artikeln aus dem IEEE auf Hochgeschwindigkeits-Verbindungsmodellierung.

Signalintegritätsherausforderungen durch Vias

Die parasitäre Induktivität und Kapazität von Vias manifestieren sich als konkrete Signalintegritätsprobleme, die die Leistung eines Designs beeinträchtigen können. Ingenieure müssen erkennen, wie diese Probleme in Simulationen und Messungen auftreten.

Signalreflexionen und Impedanzdiskontinuitäten

Die Signalintegrität beruht auf einer kontrollierten Impedanz entlang des gesamten Wegs vom Fahrer zum Empfänger. Wenn ein Via die Übertragungsleitung unterbricht und ihre Querschnittsgeometrie ändert, unterscheidet sich die momentane Impedanz an diesem Punkt von der Spurimpedanz. Diese Impedanzfehlanpassung verursacht eine teilweise Reflexion der Signalenergie, die sich in Richtung der Quelle ausbreitet und zu Klingeln, Überschwingen oder falschen Auslösung führen kann. Der Reflexionskoeffizient an einem Via ist in etwa proportional zur Impedanzabweichung. Um die Impedanzregelung aufrechtzuerhalten, können Designer Erde über Zäune verwenden, Antipad-Durchmesser einstellen oder Via-Übergangsmodellierung in Werkzeugen wie Ansys HFSS oder Keysight ADS verwenden.

Crosstalk zwischen Vias

Nahe beieinander liegende Vias können Energie durch gegenseitige Induktivität und Kapazität koppeln, insbesondere wenn sie Signale mit hoher Geschwindigkeit oder hoher Drehrate übertragen. Das Nah- und Fernsprechen zwischen Vias kann aufgrund der dreidimensionalen Natur der Kopplung den zwischen parallelen Leiterbahnen übersteigen. In dichten Designs können Vias für verschiedene Netze die gleiche Anti-Pad-Freiheit aufweisen, was das Übersprechen erhöht. Zu den Minderungstechniken gehören die Erhöhung des Via-Pitch, das Hinzufügen von Erdkontakten zwischen Signalkontakten (koaxiale Abschirmung) und die Vermeidung paralleler Überläufe über lange vertikale Entfernungen. Für eine umfassende Analyse von Übersprechmechanismen siehe die Altium-Dokumentation zum Hochgeschwindigkeitsdesign.

Elektromagnetische Interferenz (EMI)

Vias können als unbeabsichtigte Antennen fungieren und elektromagnetische Energie abstrahlen. Die Schleife, die durch das Signal via und seinen nächsten Rückweg (normalerweise ein Masse-Übergang oder Kapazität zu einer benachbarten Ebene) gebildet wird, erzeugt eine kleine Schleifenantenne. Die Strahlungseffizienz steigt mit der Schleifenfläche und der Frequenz des Signals. Häufige EMI-Symptome sind Fehlprüfungen der regulatorischen Emissionen oder Interferenzen mit nahe gelegenen empfindlichen Schaltungen. Um EMI von Vias zu reduzieren, Rückwege nahe und induktiv zu halten (z. B. einen Masse-Übergang neben jedem Signal-Übergang zu platzieren), kontinuierliche Masseebenen zu verwenden und Schlitzebenen mit langen Übertrittslöchern zu vermeiden. Weitere Abschirmtechniken sind in den Artikeln des In Compliance Magazine auf PCB-EMI beschrieben.

Designstrategien zur Minimierung von via-induzierten Signalproblemen

Mit einem soliden Verständnis der Probleme können Ingenieure bewährte Techniken zur Wahrung der Signalintegrität durch mehrschichtige Verbindungen implementieren. Die folgenden Strategien werden über Geometrie, Platzierung und fortschrittliche Fertigungsoptionen angesprochen.

Optimierung über Geometrie

Die Abmessungen eines Via-Durchmessers, der Padgröße und der Antipad-Abstände steuern direkt seine parasitären L und C. Ein guter Ausgangspunkt ist die Verwendung des kleinsten Via-Durchmessers, den der Hersteller zuverlässig herstellen kann, da kleinere Vias im Allgemeinen eine geringere Kapazität haben (obwohl die Induktivität leicht zunehmen kann). Typische empfohlene Durchmesser für digitale Designs sind 0,2 mm (8 mil) oder 0,25 mm (10 mil) für Standard-PCBs und 0,1 mm (4 mil) oder kleiner für HDI-Mikrovias. Die Padgröße sollte groß genug sein, um einen guten Ringring zu gewährleisten (normalerweise 0,1 mm größer als der Bohrerdurchmesser pro Seite), aber nicht größer, um zusätzliche Kapazität zu vermeiden. Der Antipad-Abstand sollte auf die gewünschte Impedanz abgestimmt sein; ein typischer Wert ist 0,15 mm (6 mil) größer als der Pad-Durchmesser. Impedanzrechner in den meisten PCB-Design-Tools können diese Parameter fein abstimmen.

Über Placement und Routing

Strategische Platzierung von Vias kann die Signaldegradation erheblich reduzieren. Vermeiden Sie das Platzieren von Vias in der Nähe der Ränder von Boards oder in der Nähe anderer Hochgeschwindigkeitsbahnen. Wenn möglich, legen Sie eine Masse Via neben jedes Signal Via ein, um einen Rückweg mit niedriger Induktivität zu schaffen. Dies ist besonders effektiv beim Übergang von Signalen zwischen Schichten. Bei differentiellen Paaren sollten beide Leiterbahnen des Paares an der gleichen Stelle (gepaarte Vias) übergehen, um die differentielle Impedanz aufrechtzuerhalten. Vermeiden Sie, dass sich Signal Vias über einen Schlitz oder eine Lücke in der Referenzebene kreuzen, da dies Rückströme zwingt, um die Lücke zu wandern, was die Induktivität und EMI erhöht. Verwenden Sie mehrere Vias für Hochstrom-Stromverbindungen, um sowohl Induktivität als auch Widerstand zu reduzieren.

Back‐Drilling und Via Stub Reduction

Bei Konstruktionen, die oberhalb von 1 GHz arbeiten, ist häufig ein Back-Drilling (auch als kontrolliertes Tiefenbohren bezeichnet) erforderlich. Das Verfahren verwendet einen größeren Bohrer, um das unbenutzte Kupferrohr aus dem Via-Stub zu entfernen, wobei nur der für den eigentlichen Signalpfad benötigte Teil verbleibt. Back-Drilling reduziert die Resonanzkerbe und verbessert den Einführverlust, indem die kapazitive und induktive Last des Stubs eliminiert wird. Die Tiefe des Back-Drills muss genau gesteuert werden, um eine Beschädigung der Zielschicht zu vermeiden. Viele Hersteller bieten diesen Service zu einem zusätzlichen Preis an. Für eine noch bessere Leistung sollten blinde oder vergrabene Vias verwendet werden, die von Natur aus keine Stubs haben. Ein detaillierter Vergleich der Stub-Entfernungsmethoden findet sich in den Artikeln zum High-Speed-PCB-Design.

Erdungs- und Abschirmtechniken

Boden-Vias spielen eine doppelte Rolle: Sie verkürzen Bodenebenen, um eine niederohmige Referenz zu erhalten, und sie schirmen Signal-Vias voneinander ab. Durch die Platzierung eines Rings von Boden-Vias um ein Hochgeschwindigkeits-Signal via (ein Via-Zaun oder eine koaxiale Via-Struktur) können Crosstalk und EMI reduziert werden. Der Abstand zwischen Boden-Vias sollte bei der höchsten Frequenz von Interesse kleiner als λ/20 sein, um als wirksame Barriere zu wirken. Darüber hinaus sorgen Stitching-Vias um den Umfang der Platine herum dafür, dass Bodenebenen in allen Schichten auf dem gleichen Potential liegen, wodurch Erdschleifen eliminiert werden. Bei Mixed-Signal-Designs verhindern separate Bodengießungen mit einer einzigen Brücke (via oder Trace), dass digitales Rauschen analoge Abschnitte kontaminiert.

Fortgeschrittene durch Strukturen

Wenn Dichte und Leistung mehr erfordern, können Ingenieure fortschrittliche Technologien einsetzen. Microvias (Laser-gebohrte Vias mit Durchmessern ≤ 0,15 mm) bieten die kleinsten Parasiten und sind üblicherweise in HDI-Designs gestapelt oder gestaffelt. Via-in-Pad (VIP) platziert eine Via direkt innerhalb des Lötpads einer Komponente, wodurch die Routinglänge und Induktivität zum Gerät reduziert wird. VIP muss gefüllt werden (oft mit Epoxid- oder leitfähigen Pasten) und dann planarisiert werden, um eine ordnungsgemäße Lötverbindungsbildung zu ermöglichen. Eine weitere aufkommende Technik ist die Verwendung von Kupfer-gefüllten Vias (auch leitfähige gefüllte Vias genannt), die das Loch vollständig einnehmen, den Stummel beseitigen und thermische Ausdehnungsprobleme reduzieren. Diese Strukturen werden in den technischen Säulen von PCB007 beschrieben.

Simulation und Verifikation von Via Performance

Selbst die besten Designregeln können die Signalintegrität für neuartige oder extreme Designs nicht garantieren. Simulationswerkzeuge ermöglichen es Ingenieuren, Vias in 3D zu modellieren, S-Parameter zu extrahieren und Effekte vor der Herstellung zu visualisieren.

3D Elektromagnetische Simulationswerkzeuge

Software wie Ansys HFSS, CST Studio Suite oder Keysight ADS kann ein Vollwellenmodell eines Via-Übergangs erstellen, das aus dem Via-Turn, Pads, Antipads, benachbarten Ebenen und dem dielektrischen Stapel-up besteht. Diese Tools berechnen das Impedanzprofil, den Einfügeverlust, den Rückflussverlust und das Übersprechen über einen weiten Frequenzbereich. Sie erzeugen auch eine gleichwertige Schaltung, die in Simulationen auf Systemebene (z. B. in SPICE- oder IBIS-Modellen) verwendet werden kann.

Messung über Impedanz und Insertionsverlust

Über die Simulation hinaus ist die physikalische Verifikation wichtig. Die Zeitbereichsreflektometrie (TDR) kann die Impedanz einer Via-Übertragungsleitung bei Pikosekundenauflösung messen und Diskontinuitäten aufdecken. Frequenzbereichsmessungen mit einem Vektornetzwerkanalysator (VNA) liefern S-Parameter, die den Einfügeverlust und den Rückflussverlust quantifizieren. Der Vergleich der Messergebnisse mit Simulationen hilft, Modelle für zukünftige Designs zu kalibrieren. Viele PCB-Hersteller bieten kostenpflichtige Testdienste für die kritische Netzvalidierung an.

Schlussfolgerung

Via Design ist kein nachträglicher Einfall in der Entwicklung von mehrschichtigen Leiterplatten; es ist ein wichtiger Faktor bei der Bestimmung, ob ein Design zuverlässig bei hohen Geschwindigkeiten funktioniert. Die parasitäre Induktivität und Kapazität von Vias führt zu Reflexionen, Übersprechen und EMI, die Signale verfälschen und Bitfehlerraten erhöhen können. Durch das Verständnis der Physik hinter diesen Effekten und die Anwendung bewusster Designstrategien - wie die Optimierung über die Größe, das Entfernen von Stubs, das Platzieren von Boden-Vias und die Verwendung von fortschrittlichen Via-Strukturen - können Ingenieure Signalintegritätsprobleme minimieren, ohne die Layoutdichte oder die Machbarkeit der Herstellung zu beeinträchtigen. Da die Betriebsfrequenzen der Leiterplatte weiter steigen, wird die Beherrschung von Via-Design eine wesentliche Fähigkeit für jeden PCB-Designer oder Signalintegritätsingenieur bleiben. Fortgeschrittene Ausbildung durch Industrieressourcen und Simulationspraxis stellt sicher, dass die Vias in Ihrer nächsten Leiterplatte zur Leistung beitragen werden und nicht Probleme, die zu debuggen sind.