Die Verwendung von Bodenflugzeugen und Vias zur Minimierung von EMI in PCBs

Elektromagnetische Interferenzen (EMI) stellen eine anhaltende Herausforderung im modernen Leiterplattendesign dar. Mit zunehmender Taktgeschwindigkeit und zunehmender Bauteildichte können selbst kleinere Layout-Aufsichten zu Strahlungsemissionen oder Anfälligkeitsproblemen führen, die zu Systemstörungen, Datenkorruption und kostspieligen Compliance-Ausfällen führen. Eine effektive EMI-Abschwächung beruht oft auf zwei grundlegenden Techniken: der sorgfältigen Implementierung von Bodenflugzeugen und der strategischen Nutzung von Vias. Diese Elemente bieten einen rückführenden Pfad mit niedriger Impedanz, reduzieren Schleifenbereiche und dienen als Abschirmstrukturen, die elektromagnetische Felder enthalten. Für Ingenieure, die sowohl Signalintegrität als auch elektromagnetische Verträglichkeit (EMV) erreichen wollen, ist es unerlässlich, zu verstehen, wie Bodenflugzeuge und Vias optimiert werden können.

Bodenflugzeuge: Gründung von EMI Control

Eine Masseebene ist eine durchgehende Kupferfläche auf einer Leiterplattenschicht, die als gemeinsame Referenzspannung für alle Schaltungen dient. Ihre Hauptfunktion besteht darin, einen Rückweg für Strom mit extrem niedriger Impedanz zu schaffen, insbesondere bei hohen Frequenzen, bei denen der Hauteffekt den Strom auf die Oberfläche von Leitern begrenzt. Eine feste Masseebene bietet mehrere wichtige Vorteile für die EMI-Reduktion:

  • Rückführpfad mit niedriger Induktivität: Signalströme kehren durch das Flugzeug direkt unter der Spur zurück und minimieren die Schleifeninduktivität und die abgestrahlten Emissionen.
  • Bildebeneneffekt: Die Bodenebene reflektiert elektromagnetische Wellen und begrenzt Felder zwischen der Spur und der Ebene. Dies reduziert das Übersprechen und hält die Emissionen im Board-Stack-up.
  • Shielding: Eine Bodenebene auf einer äußeren Schicht kann empfindliche Komponenten vor externen Rauschquellen abschirmen und das Entweichen von internem Rauschen verhindern.
  • Bezugsebene für die Leistungsverteilung: Wenn sie in Verbindung mit einer Leistungsebene verwendet wird, bildet sie eine verteilte Kapazität, die hilft, hochfrequente Störgeräusche zu entkoppeln.

Arten von Bodenflugzeugen

Nicht alle Masseebenen sind identisch. Die Wahl zwischen einem festen Kupfergieß- und einem schraffierten oder Gittermuster hängt von Fertigungsbeschränkungen und Anwendungsanforderungen ab. Festkörperebenen bieten die niedrigste Impedanz und beste Abschirmung, aber in Mehrschichtplatten mit hoher Kupferdichte kann das Wärmemanagement ein Problem werden. Schraffierte Masseebenen werden manchmal in flexiblen Schaltungen verwendet oder wo die Platine thermischer Belastung standhalten muss, aber sie führen eine höhere Induktivität ein und unterdrücken möglicherweise nicht so effektiv EMI. Für die meisten Hochgeschwindigkeits-Digital- und HF-Designs ist eine kontinuierliche feste Masseebene der empfohlene Ansatz.

Best Practices für das Design von Bodenflugzeugen

  • Vermeiden Sie die Aufteilung von Bodenebenen: Die Aufteilung einer Bodenebene in analoge und digitale Abschnitte ist ein häufiges Missverständnis. Moderne Mixed-Signal-Designs funktionieren am besten mit einer einzigen ununterbrochenen Bodenebene. Splits erzeugen Slot-Antennen, die mit Slot-Resonanzfrequenzen strahlen und die EMI-Leistung beeinträchtigen.
  • In einem mehrschichtigen Stapelaufbau reduziert das Halten der Masseebene direkt neben der Signalschicht die Schleifenfläche und minimiert die Impedanz. z. B. sollte eine Vierschichtplatte mit Signalen auf der oberen und unteren Schicht auf Schicht 2 geerdet sein und auf Schicht 3 Strom haben oder umgekehrt.
  • Gewährleistet eine ausreichende Durchheftung: Wenn Bodenebenen auf mehreren Schichten existieren, müssen sie mit mehreren Vias verbunden werden, die in regelmäßigen Abständen platziert werden, insbesondere um den Bordumfang und in der Nähe von Hochgeschwindigkeitsspuren.
  • Verwenden Sie Bodenebenen unter Taktgeneratoren und Oszillatoren: Diese Komponenten sind berüchtigte Quellen von EMI. Eine solide Bodenebene unter ihnen, zusammen mit Schutzspuren und über Zäune, hilft, die Felder einzudämmen.

Vias: Die Steckverbinder, die Emissionen unterdrücken

Vias sind kleine plattierte Löcher, die verschiedene Schichten einer Leiterplatte miteinander verbinden. Sie sind für die Herstellung von Verbindungen mit niedriger Induktivität zwischen Erdebenen unerlässlich, aber sie führen auch parasitäre Induktivität und Kapazität ein, die die Signalqualität und EMI beeinflussen können. Das Verständnis der Eigenschaften verschiedener Via-Typen und deren optimale Platzierung ist der Schlüssel zu einem erfolgreichen Design.

Via Typen und ihre Auswirkungen auf EMI

  • Durchgangsloch-Vias: Diese gehen von der oberen Schicht zur unteren Schicht. Sie haben eine höhere Induktivität aufgrund ihrer Länge, aber sie sind am einfachsten herzustellen. Für Bodenebenen-Stitching reduzieren mehrere parallel angeordnete Durchgangsloch-Vias die Gesamtinduktivität und verbessern die EMI-Unterdrückung.
  • Blinde und vergrabene Vias: Blinde Vias verbinden eine äußere Schicht mit einer inneren Schicht, während vergrabene Vias nur innere Schichten verbinden. Diese reduzieren die parasitäre Induktivität im Vergleich zu Durchgangsloch-Vias, weil die Stubs kürzer sind. Sie werden üblicherweise in dichten, hochfrequenten Designs verwendet, bei denen jede Pikosekunde wichtig ist.
  • Microvias: Der kleinste Via-Typ, der typischerweise durch Laserbohrungen in HDI-Boards (High Density Interconnect) gebildet wird. Ihre geringe Induktivität macht sie hervorragend für die Bereitstellung von Erdverbindungen direkt unter ICs und für Via-in-Pad-Techniken, die die Leistung ohne lange Spuren entkoppeln.

Parasitäre Effekte und wie man sie mildert

Jede Durchkontaktierung hat eine geringe Serieninduktivität (normalerweise 0,5-1 nH für eine Standard-Durchkontaktierung von 0,3 mm) und eine Kapazität zu den umgebenden Ebenen. Bei hohen Frequenzen kann diese Induktivität die Erdimpedanz erhöhen und das Ziel einer Erdoberfläche mit niedriger Impedanz vereiteln.

  • Mehrere Vias parallel verwenden: Mehrere Vias nebeneinander zu platzieren, um zwei Masseebenen zu verbinden, reduziert die Nettoinduktivität. Die Gesamtinduktivität von n Vias parallel ist ungefähr L/n (mit einiger Kopplung). Für kritische Bereiche (z. B. nahe Schalt-ICs, Taktspuren, Steckerpins) mindestens zwei oder drei Masse-Vias verwenden.
  • Halten Sie über Stubs kurz: Ein Stub ist der unbenutzte Teil einer Via, der sich über die zu verbindenden Schichten hinaus erstreckt. Lange Stubs wirken bei bestimmten Frequenzen als Resonanzantennen.
  • Optimieren über Abstand: Beim Nähen von Bodenebenen entlang des Randes einer Platine, übergreift der Raum in Abständen nicht größer als 1/20 der Wellenlänge der höchsten Frequenz, die von Belang ist. Für ein 1-GHz-Signal bedeutet dies etwa 5 mm Abstand. Für übliche Emissionsfrequenzen (30 MHz bis 1 GHz) wird oft ein Abstand von 1/8 Zoll (3 mm) oder enger verwendet.

Über Zaun für Shielding

Ein Via-Zaun ist eine Reihe von Vias, die einen empfindlichen Bereich oder eine laute Spur umgeben. Es wirkt als durchgehende Kupferwand, die elektromagnetische Felder enthält. Diese Technik ist besonders effektiv für:

  • Reduzieren von Übersprechen zwischen benachbarten Spuren: Das Platzieren eines Via-Zauns zwischen zwei Hochgeschwindigkeitslinien kann die Isolation um 10-20 dB verbessern.
  • Shielding Taktsignale: Ein via Zaun um die Uhr Spur Weg verhindert Strahlung auf andere Teile der Platine.
  • Einschließen von analogen Abschnitten: In Mixed-Signal-Designs kann ein Via-Zaun die analogen und digitalen Abschnitte trennen, während er immer noch eine gemeinsame Bodenebene unter dem Zaun beibehält.

Design Best Practices für Bodenflugzeuge und Vias in der EMI-Abwehr

Die folgenden Praktiken synthetisieren die oben erörterten Prinzipien zu einer kohärenten Entwurfsmethodik und sollten auf der Grundlage der spezifischen Board-Technologie, des Frequenzbereichs und der regulatorischen Anforderungen (z. B. FCC, CISPR) angepasst werden.

Layer Stack-Up und Plane Placement

  • Für Bauformen mit Hochgeschwindigkeitssignalen (Taktfrequenzen über 50 MHz, Flankenraten unter 1 ns) mindestens vierschichtige Stapelsysteme verwenden; eine Schicht als feste Masseebene und eine andere als Leistungsebene einteilen; die Masseebene sollte an die Schicht angrenzen, die die kritischsten Signale enthält.
  • Bei zweischichtigen Platten ist ein Erdungsgießen auf der unteren Schicht so nah wie möglich an den oberen Signalspuren zu verwenden; der Erdungsgießen auf der oberen Schicht mit mehreren Vias entlang des Signalpfades zu nähen; selbst eine Teil-Erdebene ist besser als keine.
  • Vermeiden Sie es, Strom- und Masseebenen nebeneinander in den Stapel zu legen, wenn das Dielektrikum sehr dünn ist, da dies eine hohe Kapazität erzeugen kann, die das Stromrauschen reduziert, aber auch das Rauschen zwischen den Ebenen durch das Dielektrikum koppeln kann.

Return Current Management (Rückflussmanagement)

Signalströme kehren immer über den Weg der geringsten Impedanz zurück, der bei hohen Frequenzen direkt unter der Signalbahn auf der benachbarten Masseebene liegt. Weist die Masseebene einen Schlitz oder eine Diskontinuität auf, muss der Rückstrom umlaufen, wodurch die Schleifenfläche und die Strahlung erhöht werden.

  • Route-Signale über kontinuierliche Masse. Wenn ein Signal Schichten wechseln muss, stellen Sie ein Via-Paar nahe dem Schichtübergang bereit: eines für das Signal und eines für den Rückstrom (oft ein Masse-Übergang).
  • Wenn Sie eine Teilung in der Masseebene kreuzen, verwenden Sie Stitching-Kondensatoren oder leiten Sie das Signal um die Teilung herum. Noch besser ist es, Splits ganz zu vermeiden. Wenn eine Teilung unvermeidlich ist (z. B. für eine Hochspannungs-Isolationslücke), legen Sie die Signalspur nur dann über die Lücke, wenn sie weit unter der Resonanzfrequenz des Schlitzes liegt.

Über die Platzierung um Komponenten

Geräuscherzeugende Komponenten wie Schaltregler, Taktoszillatoren und FPGAs erfordern besondere Aufmerksamkeit:

  • Umgeben Sie die Komponente mit einem Ring aus Erddurchkontakten auf der oberen Schicht, der sich mit der inneren Erdebene verbindet.
  • Platzierung von Entkopplungskondensatoren so nah wie möglich an den Powerpins, mit kurzen Leiterbahnen zum Strom und Masse über Pads. Die Masse über für jeden Kondensator sollte direkt mit der Masseebene ohne zusätzliche Leiterbahnlänge verbunden sein.
  • Verwenden Sie mehrere Vias für jedes Massepad einer Komponente (z. B. thermische Pads von QFN-Paketen).

Perimeter-Erdung und Fahrwerkverbindung

Bei Gehäusen und abgeschirmten Gehäusen sollte die Leiterplatten-Masseebene an mehreren Punkten mit der Masse des Fahrgestells verbunden sein. Verwenden Sie einen Ring von Vias um den Boardrand (oft als "Schutzring" bezeichnet), um eine niederohmige Verbindung zum Fahrgestell herzustellen. Dieser Ring hilft auch, die Kopplung interner Felder mit externen Kabeln und Gehäusen zu verhindern.

Real-World Überlegungen und Trade-Offs

High-Speed Digital vs. RF Designs

Bei digitalen Hochgeschwindigkeitsschaltungen (z. B. PCIe, DDR, USB 3.0) liegt der Schwerpunkt auf der Minimierung von Rückstromschleifen und der Steuerung der Impedanz. Masseebenen müssen unter jedem Differentialpaar fest sein, und über das Nähen ist entscheidend, wenn Signale Schichten ändern. In HF-Designs dient die Masseebene auch als Übertragungsleitungsreferenz. HF-Designer verwenden häufig Mikrostreifen- oder Streifenleiterstrukturen, die eine sehr konsistente Masseebene mit minimalem Durchgangsabstand erfordern, um Impedanzunstetigkeiten zu verhindern.

Wärmemanagement

Kupferebenen leiten Wärme, aber dichte Masseebenen können das Verziehen von Platinen während des Reflow-Lötens behindern, wenn die Kupferverteilung unausgewogen ist. Konstrukteure müssen möglicherweise kleine Lücken oder Schlitze zur thermischen Entlastung hinzufügen, aber diese Schlitze können zu EMI-Problemen werden, wenn sie über Signalpfade schneiden. Der Kompromiss besteht darin, sicherzustellen, dass Lücken in der Masseebene im Verhältnis zur Wellenlänge der höchsten Frequenz klein sind, und um die Lücken Stitching Vias zu platzieren, um eine niederohmige Verbindung zwischen den beiden Kupferbereichen aufrechtzuerhalten.

Kosten und Herstellung

Die Verwendung von Blind-, Vergraben- oder Mikrovias erhöht die Herstellungskosten und Komplexität. Bei kostengünstigen Konsumgütern kann eine Vierschichtplatte mit Durchgangsloch-Vias die beste Balance sein. Bei hochzuverlässigen oder schnellen Designs zahlt sich die Investition in fortschrittliche Technologie oft durch reduzierte EMI, weniger EMV-Testausfälle und kürzere Time-to-Market aus. Viele EMV-Voreinhaltungstests können durch Investitionen in ein geeignetes Bodenflugzeug und durch eine Strategie im Voraus vermieden werden.

Schlussfolgerung

Bodenebenen und Vias sind nicht nur passive Elemente in einem PCB-Layout; sie sind aktive Werkzeuge für die Verwaltung elektromagnetischer Energie. Eine gut konzipierte Bodenebene bietet eine Referenz mit niedriger Induktivität und schirmt empfindliche Signale ab, während strategisch platzierte Vias sicherstellen, dass der Boden ohne Unterbrechung über Schichten und Komponenten hinweg weiterbesteht. Durch die Einhaltung der oben beschriebenen bewährten Verfahren, wie z. B. die Aufrechterhaltung kontinuierlicher Ebenen, das Nähen von Vias in regelmäßigen Abständen, das Management von Rückströmen und die Verwendung von Via-Zäunen zur Isolation können Designer EMI erheblich reduzieren und die Zuverlässigkeit des Gesamtsystems verbessern.

Da elektronische Systeme weiterhin mit höheren Frequenzen und mit engerer Verpackung arbeiten, werden die Grundlagen der Bodenebene und des Designs noch wichtiger. Simulationstools wie Ansys HFSS, CST Studio Suite und sogar einfachere Feldlöser, die in PCB-Layout-Tools integriert sind, können dazu beitragen, die Wirksamkeit dieser Techniken vor der Herstellung zu validieren. Zum weiteren Lesen konsultieren Sie Ressourcen der IEEE EMC Society, Anwendungshinweise von Texas Instruments on Ground Plane Guidelines und praktische Anleitungen von Altiums PCB-Design-Bibliothek. Die Beherrschung dieser Techniken wird sich in reduzierter Debugging-Zeit, niedrigeren Zertifizierungskosten und robusteren Produkten auszahlen.