Die Evolution der Mikroprozessor-Interconnects

Das unermüdliche Streben nach höherer Rechenleistung stellt beispiellose Anforderungen an die Kommunikationswege innerhalb und zwischen Mikroprozessoren. Seit Jahrzehnten werden diese Wege – bekannt als Interconnects – mit elektrischen Bussen gebaut, was sich gut für relativ bescheidene Datenraten eignet. Heute, da die Arbeitslasten in künstlicher Intelligenz, Echtzeitanalyse und Hochleistungsrechnen die Bandbreitenanforderungen in den Terabit-pro-Sekunde-Bereich treiben, sind die Grenzen herkömmlicher elektrischer Interconnects zu einem kritischen Engpass geworden. Dieser Artikel untersucht den aktuellen Zustand der Mikroprozessor-Interconnects, die grundlegenden Mängel von Elektrobussen und das transformative Potenzial optischer Verbindungen, die versprechen, die Systemarchitektur in den kommenden Jahren neu zu definieren.

Aktuelle Interconnect Technologies: Eine Stiftung unter Strain

Moderne Mikroprozessoren verlassen sich auf eine Hierarchie von Verbindungen, die sich vom Chip selbst bis zum Motherboard und darüber hinaus erstrecken. Auf Chipebene verschieben On-Chip-Verbindungen (wie Crossbars, Meshes und Ringnetzwerke) Daten zwischen Kernen, Caches und Speichercontrollern. Diese Networks-on-Chip (NoCs) waren für die Skalierung von Multicore-Prozessoren unerlässlich, verbrauchen jedoch einen erheblichen Teil des Leistungsbudgets des Chips und sind durch Drahtverzögerung und Signaldämpfung bei steigenden Frequenzen begrenzt. Für die Off-Chip-Kommunikation bieten Industriestandards wie PCI Express (PCIe), Compute Express Link (CXL) und Universal Memory Interconnect (UMI) serielle Verbindungen, die sich über mehrere Generationen entwickelt haben. PCIe Gen 5.0 liefert beispielsweise 32 GT / s pro Spur, aber das Erreichen dieser Geschwindigkeiten erfordert komplexe Entzerrung, Retimer und sorgfältiges Boarddesign, um die Signalintegrität zu erhalten.

Parallel dazu haben Speicherbahnen wie DDR5 und HBM3 die Datenraten auf 8,4 GT/s und darüber hinaus geschoben, aber auch sie sind mit grundlegenden physikalischen Einschränkungen konfrontiert. Der entscheidende Punkt ist, dass jede Generation von elektrischen Verbindungen immer ausgefeiltere Techniken erfordert - Pre-Emphasis, Entscheidungsrückkopplungsausgleich, Vorwärtsfehlerkorrektur - um die inhärenten Einschränkungen von Kupferspuren und dielektrischen Materialien zu kompensieren. Diese Techniken erhöhen Latenz, erhöhen den Stromverbrauch und erhöhen die Komplexität, während sie gleichzeitig eine abnehmende Rendite bei der Bitratenskalierung liefern.

Die Rolle des Front-Side-Bus und darüber hinaus

Historisch gesehen war der Front-Side-Bus (FSB) die primäre Verbindung zwischen der CPU und dem Speichercontroller-Hub. Als die Taktgeschwindigkeiten stiegen, wurde der FSB zu einem berüchtigten Engpass, was zur Einführung von Punkt-zu-Punkt-Verbindungen wie HyperTransport und Intel QuickPath Interconnect (QPI) führte. Diese bewegten sich weg von gemeinsamen Bussen zu direkten Verbindungen, was die Streitigkeit reduzierte und die Skalierbarkeit verbesserte. Aber selbst Punkt-zu-Punkt-elektrische Verbindungen nähern sich jetzt ihren praktischen Grenzen. Signalabbau über eine Motherboard-Spur, die nur wenige Zentimeter lang ist, kann zu Bitfehlerraten führen, die für moderne Systeme inakzeptabel sind, was Architekten dazu zwingt, kürzere Entfernungen und mehr Repeater anzunehmen.

On‐Chip Interconnects: Der lokale Flaschenhals

Innerhalb eines modernen Multi-Die-Prozessors müssen Daten über ein Netzwerk von Drähten wandern, die den Silizium-Die durchqueren. Traditionelle globale Drähte sind relativ breit und verbrauchen erhebliche dynamische Leistung, da sie Kapazität laden und entladen. Mit jedem Technologieknoten skalieren Drahtverzögerungen nicht so gut wie Transistorverzögerungen, was eine "Verdrahtungskrise" verursacht, in der die Kommunikationslatenz die Gesamtsystemleistung dominiert. Designer haben mit hierarchischen Topologien reagiert, aber die grundlegenden Energiekosten für ein Bit über einen Chip zu bewegen, bleiben hartnäckig hoch - etwa 1-10 pJ pro Bit für elektrische Verbindungen auf dem Chip, abhängig von Entfernung und Technologie. Dieser Energie-Overhead ist ein Hauptmotivator für die Erforschung optischer Alternativen.

Herausforderungen traditioneller Busse in einer Hochleistungszeit

Die Schwierigkeiten, denen elektrische Verbindungen gegenüberstehen, sind nicht neu, aber sie werden immer akuter, da die Datenraten auf 112 Gb/s pro Spur und darüber hinaus zunehmen.

  • Begrenzte Bandbreite bei höheren Frequenzen — Kupferspuren verhalten sich bei hohen Frequenzen als verlustbehaftete Übertragungsleitungen, dämpfende Signale und verursachen einen Timing-Jitter. Das Ergebnis ist, dass die nutzbare Bandbreite pro Spurplateaus die Designer dazu zwingt, mehrere Spurzahlen zu erhalten - was die Anzahl der Pins und die Komplexität der Pakete erhöht.
  • Signalintegritätsprobleme aufgrund elektromagnetischer Störungen — Crosstalk zwischen benachbarten Fahrspuren, Reflexionen von Impedanzfehlanpassungen und externen Rauschquellen verschlechtern die Signalqualität. Wenn die Taktraten steigen, schließt sich das Augendiagramm, was einen komplexen Ausgleich erfordert, der Latenz und Leistung hinzufügt.
  • Erhöhter Stromverbrauch — Die Energie pro Bit für elektrische Leiterbahnen skaliert nicht gut mit der Entfernung. Für Chip-zu-Chip-Verbindungen, die länger als 10 cm sind, wird die in Treibern, Empfängern und Abschlusswiderständen dissipierte Leistung zu einem erheblichen Bruchteil des gesamten Systemleistungsbudgets.
  • Physische Einschränkungen bei der Skalierung von Busgrößen — Um eine höhere Bandbreite pro Flächeneinheit zu erreichen, sind schrumpfende Drahtabstände und Steckverbindergrößen erforderlich. Dies verschärft Crosstalk- und Fertigungsprobleme und schiebt gleichzeitig die Grenzen der Kupferelektromigration in Vias und Mikrobumps.
  • Latenz-Overhead — Techniken wie Vorwärtsfehlerkorrektur und Protokoll-Overhead fügen Dutzende von Nanosekunden pro Link-Traversal hinzu. Während Nanosekunden trivial erscheinen, akkumulieren sie sich über die vielen Hops in einem Multi-Socket-Server, was sich auf die Gesamtanwendungsleistung auswirkt.

Diese Herausforderungen sind nicht nur theoretischer Natur – sie treiben ein grundlegendes Umdenken in der Bauweise von Hochleistungs-Rechensystemen voran. Die Industrie hat mit Innovationen wie feinkörnigen Spannungsinseln, adaptivem Ausgleich und fortschrittlichem Packaging (z. B. 2,5D- und 3D-Stacking) reagiert, um mehr Leistung von elektrischen Verbindungen zu erpressen. Doch das sind Notmaßnahmen; Die Physik von Kupfer und Dielektrika legt letztlich eine Obergrenze fest. Um diese Obergrenze zu durchbrechen, wenden sich Forscher und führende Unternehmen der Optik zu.

Die Verschiebung in Richtung optischer Interconnects

Optische Leiterbahnen verwenden moduliertes Licht - typischerweise von einem Laser oder einer Leuchtdiode -, um Daten durch einen Wellenleiter oder eine optische Faser zu transportieren. Die Idee ist Jahrzehnte alt, aber bis vor kurzem waren die Kosten und die Komplexität der Integration optischer Komponenten in die Siliziumelektronik unerschwinglich. Dies ändert sich, angetrieben durch Fortschritte in der Siliziumphotonik, Mikro-LED-Arrays und ko-verpackten Optik. Bei einem Silizium-Photonik-Ansatz werden optische Modulatoren, Wellenleiter und Detektoren direkt auf einem Siliziumsubstrat unter Verwendung herkömmlicher CMOS-Prozesse hergestellt, was eine dichte Integration mit elektronischen Schaltungen ermöglicht. Das Ergebnis ist ein Hybridchip, der optische Signale erzeugen, übertragen und detektieren kann, ohne das Chippaket zu verlassen.

Wie optische Verbindungen auf Systemebene funktionieren

Eine typische optische Verbindung in einem Computersystem besteht aus einer Laserquelle (oft off-chip oder auf einem separaten photonischen Stempel integriert), einem Modulator, der elektrische Daten in Lichtimpulse codiert, einem Wellenleiter oder einer Faser, um das Licht zu leiten, und einem Photodetektor, der das optische Signal in elektrische Daten umwandelt. Da Licht keinen Widerstand, keine Kapazität oder elektromagnetische Störungen aufweist, kann es sich mit sehr geringem Verlust und ohne Signalabbau über große Entfernungen (Zentimeter bis Kilometer) bewegen. Darüber hinaus können optische Wellenleiter ohne Übersprechen eng gepackt werden, was eine extrem hohe aggregierte Bandbreite pro Flächeneinheit ermöglicht.

Eine vielversprechende Konfiguration ist die Co-Packaged Optics, bei der eine photonische integrierte Schaltung (PIC) unmittelbar neben einem Prozessor- oder Switch-ASIC innerhalb desselben Pakets platziert wird. Dieser Ansatz macht lange elektrische Leiterbahnen über eine Leiterplatte überflüssig und reduziert sowohl den Energieverbrauch als auch die Latenz. Branchenführer wie Intel, NVIDIA und Broadcom haben Prototypen demonstriert, die Daten mit Hunderten von Gigabit pro Sekunde zwischen einer CPU und einer Netzwerkschnittstelle mit ko-Paket-Optikmaschinen verschieben.

  • Deutlich höhere Datenübertragungsraten - Optische Verbindungen arbeiten routinemäßig mit 400 Gb / s und 800 Gb / s pro Faser oder Wellenleiter, mit kommerziellen Demonstrationen bereits bei 1,6 Tb / s. Mehrere Wellenlängen können gemultiplext werden (Wavelength Division Multiplexing, WDM), um die Kapazität noch weiter zu multiplizieren, ohne die Anzahl der physikalischen Kanäle zu erhöhen.
  • Immunität gegen elektromagnetische Störungen - Optische Signale sind nicht von Strahlungsrauschen, Übersprechen oder Erdungsproblemen betroffen, was sie ideal für Umgebungen mit hohem elektrischem Rauschen macht, wie z. B. Rechenzentren, die Tausende von dicht gepackten Servern enthalten.
  • Potenzial für die Miniaturisierung und Integration mit der bestehenden Siliziumtechnologie — Die Silizium-Photonik nutzt die ausgereifte CMOS-Fertigung und ermöglicht eine kostengünstige, großvolumige Produktion photonischer Komponenten neben Transistoren. Dies öffnet die Tür zu monolithischer optischer I/O, die sich auf dem gleichen Würfel wie ein Mikroprozessorkern befindet.
  • Niedrigere Energie pro übertragenem Bit - Aktuelle optische Verbindungen verbrauchen etwa 1-5 pJ/Bit für Chip-zu-Chip-Abstände von mehreren Zentimetern, wobei die Projektionen bei verbesserter Integration unter 0,5 pJ/Bit fallen. Im Gegensatz dazu überschreiten elektrische Verbindungen in ähnlichen Abständen oft 2-10 pJ/Bit, insbesondere wenn der Ausgleichsaufwand einbezogen wird.
  • Reduzierte Latenz - Optische Signale breiten sich mit etwa zwei Dritteln der Lichtgeschwindigkeit in Glas aus, während elektrische Signale in Kupfer je nach Dielektrizitätskonstanten mit etwa der Hälfte der Lichtgeschwindigkeit oder weniger reisen. Darüber hinaus erfordern optische Verbindungen keine leistungshungrigen Ausgleichsschaltungen, wodurch die Latenz pro Link um Dutzende von Nanosekunden gekürzt wird.

Der Übergang von elektrischen zu optischen Verbindungen ist in vollem Gange, wird aber in den nächsten zehn Jahren schrittweise erfolgen. Forschungslabors und Produkt-Roadmaps weisen auf mehrere wichtige Entwicklungen hin, die die Zukunft der Mikroprozessorkommunikation prägen werden.

Silizium-Photonik-Reifung

Die Siliziumphotonik hat sich von einem Nischenforschungsthema zu einer kommerziellen Realität entwickelt. Unternehmen wie Cisco, Intel und Marvell bieten jetzt Transceiver an, die einen Silizium-Photonikchip mit einem CMOS-Treiber integrieren und 100 Gb/s und 400 Gb/s Verbindungen in Rechenzentrumsschalter ermöglichen. Der nächste Schritt besteht darin, die Laserquelle auf dem Chip zu integrieren, wodurch die Notwendigkeit externer Laser, die eine präzise Ausrichtung erfordern, entfällt und Zuverlässigkeitsbedenken eingeführt werden. Die jüngsten Durchbrüche bei hybriden III-V/Siliziumlasern sind vielversprechend, aber Herstellbarkeit und Lebensdauer bleiben aktive Forschungsbereiche.

Co-Packaged Optics und Optical I/O Module

Co-packaged optics (CPO) wird eingeführt, um den elektrischen Weg zwischen dem ASIC und der optischen Engine zu verkürzen. Bei CPO wird der PIC auf dem gleichen Substrat wie die CPU oder der Switch angebracht, oft in einer Multi-Chip-Modul (MCM)-Konfiguration. Dadurch wird die Entfernung, die elektrische Signale von der Prozessorlogik zum Modulatortreiber zurücklegen müssen, verringert, was die Leistung und Latenz reduziert. Industriestandards wie die Co-Packaged Optics Alliance und Initiativen des Optical Internetworking Forum (OIF) definieren Schnittstellen und Steckverbinder, um die Akzeptanz zu beschleunigen. Bis 2026 werden mehrere große Cloud-Dienstleister CPO-Module in ihren Rechenzentren einsetzen.

Photonisch-Elektronisches System-in-Paket (SiP)

Mit Blick auf die Zukunft ist die ultimative Vision ein vollständig integriertes photonisch-elektronisches System-in-Paket, in dem ein einzelner Chip Tausende von optischen I/O-Kanälen enthält, die jeweils mit Dutzenden von Gb/s arbeiten. Ein solcher Teil könnte eine Gesamtbandbreite von Dutzenden von Tb/s bereitstellen und nur wenige Watt Leistung für den optischen Abschnitt verbrauchen. Dies würde revolutionäre Architekturen ermöglichen, wie z. B. disaggregierte Speicherpools, die optisch mit Rechenknoten verbunden sind, oder rein optische Netzwerke innerhalb eines Server-Racks.

Auswirkungen auf Computing-Architekturen

Die Verfügbarkeit von optischen Verbindungen mit geringer Leistung und hoher Bandbreite wird die Gestaltung von Computersystemen grundlegend verändern.

  • Verbesserte Verarbeitungsgeschwindigkeiten für Rechenzentren und Supercomputer — Optische Verbindungen beseitigen die I/O-Wand, die derzeit die Skalierung in großen Systemen begrenzt. Exascale- und Post-Exascale-Supercomputer werden auf optische Verbindungsgewebe angewiesen sein, um Millionen von Knoten zusammenzubinden, ohne dass unerschwingliche Stromkosten anfallen.
  • Mehr energieeffiziente Datenübertragung innerhalb von Geräten - Verbrauchergeräte von Laptops zu Smartphones könnten optische Verbindungen für die Hochgeschwindigkeits-Datenbewegung zwischen Speicher, Prozessor und Anzeige enthalten, was die Lebensdauer der Batterie verlängert und dünnere Formfaktoren ermöglicht.
  • Förderung neuer Architekturen wie Quantencomputer — Quantencomputer erfordern extrem latenzarme, rauscharme Verbindungsleitungen, um Qubits und klassische Steuerungssysteme zu verbinden. Optische Signale induzieren kein elektromagnetisches Rauschen und können mit minimalem Übersprechen weitergeleitet werden, wodurch sie ideal für die quantenklassische Integration sind.
  • Verringerung der physikalischen Größe von Hochgeschwindigkeits-Verbindungen — Da Lichtwellenleiter dicht ohne Interferenzen gepackt werden können, schrumpft der Interconnect-Footprint, wodurch Platz für mehr Rechenelemente frei wird oder die Gesamtsystemgröße reduziert wird.
  • Enabling Chiplets and heterogeneous integration — Der Vorstoß zu modularen Chiplet-basierten Designs erfordert hochbandige, energiesparende Die-zu-Die-Verbindungen. Optische Verbindungen bieten einen Weg, Chiplets über Entfernungen von wenigen Zentimetern mit weit weniger Energie als elektrische Brücken zu verbinden, was sie für zukünftige Multi-Die-Prozessoren attraktiv macht.

Forschungsgrenzen: Jenseits der Silizium-Photonik

Während die Siliziumphotonik die kurzfristigen Roadmaps dominiert, werden andere Materialplattformen erforscht. Lithiumniobat-Modulatoren bieten extrem niedrige Ansteuerspannungen und hohe Modulationsgeschwindigkeiten, die ultra-energiearme Verbindungen ermöglichen. Plasmonische Verbindungen, die Licht auf Subwellenlängendimensionen begrenzen, versprechen eine noch höhere Dichte, sind aber mit höheren Absorptionsverlusten konfrontiert. Darüber hinaus zeigen On-Chip-Laser auf Basis von Quantenpunktmaterialien eine verbesserte Temperaturstabilität und niedrigere Schwellenwerte. Jede dieser Technologien kann ihre Nische in spezifischen Anwendungen finden - zum Beispiel Lithiumniobat für Hochgeschwindigkeits-Interposerverbindungen und Quantenpunktlaser für On-Chip-Quellen in rauen Umgebungen.

Schlussperspektive

Mikroprozessor-Verbindungen befinden sich an einem Wendepunkt. Die traditionellen Elektrobusse, die der Industrie jahrzehntelang treu gedient haben, stoßen an grundlegende physikalische Grenzen, die durch cleveres Engineering allein nicht überwunden werden können. Optische Verbindungen, insbesondere solche mit Silizium-Photonik und ko-verpackter Optik, bieten einen klaren Weg nach vorne: höhere Bandbreite, geringere Leistung, weniger Latenz und größere Skalierbarkeit. Während der Übergang aufgrund von Fertigungsherausforderungen, Kostenüberlegungen und der Notwendigkeit branchenweiter Standards nicht von heute auf morgen stattfinden wird, ist der Weg unverkennbar. In den kommenden Jahren werden optische Verbindungen von Langstrecken-Rechenzentrumsnetzwerken zum Server, dann zum Prozessorpaket und schließlich zum Chip selbst migrieren. Diese Entwicklung wird neue Ebenen der Rechenleistung und -effizienz freisetzen und Anwendungen ermöglichen, die heute nur Träume sind.

Für weitere Informationen zu den technischen Details und dem Fortschritt der Industrie siehe die Forschungsseite und das Optical Internetworking Forum Ein kürzlich erschienenes Whitepaper der Co-Packaged Optics Alliance bietet eine Roadmap für den Einsatz von CPO in Hyperscale-Rechenzentren. Darüber hinaus bietet das Paper “Silicon Photonics for Computing” von Chen et al. (Journal of Lightwave Technology, 2023) eine umfassende technische Umfrage.