Die Überprüfung des digitalen Entwurfs ist ein entscheidender Prozess, um die Richtigkeit und Zuverlässigkeit digitaler Schaltungen vor der Herstellung zu gewährleisten, und umfasst verschiedene Methoden und Standards, um zu überprüfen, ob ein Entwurf seine Spezifikationen erfüllt und unter verschiedenen Bedingungen ordnungsgemäß funktioniert.

Prüfmethoden

Übliche Verifikationsmethoden sind Simulation, formale Verifikation und Emulation. Simulation beinhaltet das Ausführen des Designs durch Testfälle, um Verhalten zu beobachten. Formale Verifikation verwendet mathematische Techniken, um Eigenschaften des Designs nachzuweisen. Emulation bietet hardwareähnliche Testumgebungen für eine schnellere Validierung.

Standards für die digitale Verifikation

Normen gewährleisten Konsistenz und Qualität bei den Verifikationsprozessen, zu denen die Normen IEEE 1800 (SystemVerilog) und IEEE 1801 (UPF) zählen, die Methoden für Prüfstände, Energiemanagement und Verifikationsabdeckung definieren und so die Interoperabilität und bewährte Verfahren projektübergreifend erleichtern.

Beispiele für Verifikationstechniken

Beispiele hierfür sind gerichtetes Testen, bei dem spezifische Szenarien getestet werden, und deckungsbasierte Verifizierung, die darauf abzielt, alle möglichen Zustände umfassend zu testen.

  • Simulation
  • Formale Überprüfung
  • Emulation
  • Prüfung auf der Grundlage der Bewertung