Die Kommunikation mit Millimeterwellen (mmWave) im Frequenzbereich von 30 GHz bis 300 GHz ist eine grundlegende Technologie für 5G New Radio (NR) und darüber hinaus. Die reichlich vorhandene Bandbreite bei diesen Frequenzen ermöglicht Datenraten von mehreren Gigabit pro Sekunde, aber die physikalische Schicht muss mit schweren Ausbreitungsherausforderungen konfrontiert sein: hoher Pfadverlust, atmosphärische Absorption und Anfälligkeit für Blockaden von Gebäuden, Laub und sogar vom menschlichen Körper. Um die von drahtlosen Netzwerken der nächsten Generation erwartete Zuverlässigkeit zu gewährleisten, ist die fortgeschrittene Vorwärtsfehlerkorrektur (FEC) nicht verhandelbar. LDPC-Codes (Low-Density Parity-Check) haben sich als die fehlerkorrigierende Engine der Wahl für mmWave-Systeme herausgestellt, die im 3GPP 5G NR-Standard für Daten und Steuerungskanäle spezifiziert wird. Dieser Artikel bietet einen maßgeblichen, eingehenden Einblick in die Implementierung von LDPC-Codes in mmWave-Kommunikationssystemen, die die theoretischen Grundlagen, praktischen Herausforderungen, Hardwarestrategien und zukünftige Trends abdeckt, die ultrazuverlässige drahtlose Verbindungen mit hoher Kapazität prägen werden.

LDPC-Codes verstehen

LDPC-Codes gehören zur Familie der linearen Blockcodes, die Robert Gallager erstmals 1960 in seiner Dissertation vorgestellt hat. Sie werden durch eine sehr spärliche Paritätsprüfmatrix definiert ]H - eine, bei der die Anzahl der 1en im Verhältnis zu den Dimensionen der Matrix klein ist. Diese Sparsität ist der Schlüssel zu effizienten iterativen Dekodierungsalgorithmen, die sich der Shannon-Kapazität eines Kanals nähern können.

Im Gegensatz zu klassischen Blockcodes (z. B. Reed-Solomon) oder Faltungscodes, die mit dem Viterbi-Algorithmus decodiert werden, beruhen LDPC-Codes auf der Glaubensausbreitung (auch bekannt als Summenprodukt-Algorithmus) auf einem Faktorgraphen. Nachrichten werden zwischen variablen Knoten und Prüfknoten weitergeleitet, wodurch weiche Informationen über die Wahrscheinlichkeit jedes Bits verfeinert werden. Nach einer Anzahl von Iterationen (normalerweise 5 bis 50) wird eine harte Entscheidung getroffen. Die iterative Natur ermöglicht es LDPC-Codes, eine Leistung von nahezu Shannon-Limit mit überschaubarer Komplexität zu erreichen, insbesondere bei langen Blocklängen.

Der 5G-NR-Standard verwendet zwei verschiedene LDPC-Basisgraphen: Basisgraph 1 (BG1) für große Transportblöcke und hohe Coderaten und Basisgraph 2 (BG2) für kleinere Blöcke und niedrige Coderaten. Jeder Basisgraph wird dann angehoben (erweitert), um einen Bereich von Blocklängen und Coderaten zu unterstützen. Dieses Design bietet die erforderliche Flexibilität für mmWave-Kanäle, bei denen das momentane Signal-Rausch-Verhältnis (SNR) aufgrund von Strahlfehlausrichtung, Blockierung oder Regenabklingen schnell variieren kann.

Warum LDPC-Codes für Millimeterwellensysteme unerlässlich sind

Millimeterwellenverbindungen sind mit einer einzigartigen Reihe von Beeinträchtigungen konfrontiert, die eine außergewöhnlich starke FEC erfordern. Ohne robuste Codierung wären die hohen Datenraten, die durch mmWave-Bandbreiten versprochen werden, in realen Einsatzbereichen nicht erreichbar.

Minderung von High Path Verlust und Blockade

Freiraumpfadverlustskalen mit dem Frequenzquadrat; bei 60 GHz ist er etwa 28 dB höher als bei 2,4 GHz. Das Beamforming mit Phasend-Array-Antennen und Multi-Input-Multi-Output-Techniken (MIMO) hilft, das Linkbudget zu schließen, aber Rest-Blacking und plötzliche Blockierung (z. B. eine Person, die vor einem Sender geht) können tiefe Überblendungen verursachen, die mehrere tausend Symbole dauern. LDPC-Codes mit Interleaving können Fehler über ein Codewort verteilen und korrigieren, wodurch Link-Robustheit erreicht wird, ohne dass ein unpraktischer Link-Rand erforderlich ist.

Hohe Spektraleffizienz

Die spektrale Effizienz in mmWave-Systemen ist durch Hardware-Einschränkungen (Phasenrauschen, nichtlineare Verstärker) und die Notwendigkeit, mit Modulation hoher Ordnung (bis zu 64-QAM oder 256-QAM in 5G NR) zu arbeiten, begrenzt. LDPC-Codes bieten steile Wasserfall-Fehlerratenkurven und niedrige Fehlerpegel selbst bei hohen Coderaten (z. B. 0,9), was bedeutet, dass Betreiber die Modulationsreihenfolge und die Codierrate in die Nähe der Kanalkapazität bringen können, wodurch der Durchsatz pro Hertz maximiert wird.

Unterstützung von Ultra-Reliable Low-Latency Communications (URLLC)

Neben dem verbesserten mobilen Breitband (eMBB) wird mmWave für die industrielle Automatisierung und Fahrzeugkommunikation in Betracht gezogen. URLLC erfordert eine Blockfehlerrate (BLER) von 10-5 oder niedriger mit Latenzen unter 1 ms. LDPC-Codes können, insbesondere in Kombination mit Early Termination und Hybrid-ARQ (HARQ), diese strengen Ziele erfüllen. Der 5G-NR-Standard verwendet aufgrund seiner geringen Dekodierungslatenz bei der Implementierung mit parallelen Architekturen speziell LDPC für den Datenkanal (PDSCH/PUSCH).

Herausforderungen bei der Implementierung in mmWave LDPC Decodern

Die Bereitstellung von LDPC-Codes in einem praktischen mmWave-System ist alles andere als trivial. Ingenieure müssen die Fehlerkorrekturleistung mit Durchsatz, Latenz, Stromverbrauch und Siliziumbereich in Einklang bringen.

Codierungskomplexität

Während die LDPC-Dekodierung mehr Aufmerksamkeit erhält, kann die Kodierung auch ein Engpass sein. Die spärliche Paritätsprüfmatrix liefert nicht direkt eine systematische Generatormatrix. Bei 5G NR LDPC wird die Kodierung unter Verwendung der unteren Dreiecksform der Paritätsprüfmatrix durchgeführt - eine Technik, die die Komplexität der meisten Codes auf lineare Zeit reduziert. Für sehr hohe Datenraten (Zig Gbps) erfordert jedoch sogar die lineare Kodierung eine sorgfältige Pipelinierung.

Dekodierung von Latenz und Durchsatz

Iteratives Decodieren führt inhärente Latenz ein: Jede Iteration erfordert das Übergeben von Nachrichten über den gesamten zweiteiligen Graphen. Für eine 100-Mbit/s-Verbindung sind einige Mikrosekunden Latenz akzeptabel, aber für ein 10-Gbit/s-mmWave-Backhaul muss der Decoder Hunderte von Iterationen pro Mikrosekunde abschließen. Dies zwingt Designer dazu, vollständig parallele oder teilweise parallele Architekturen mit extrem hohen Taktgeschwindigkeiten zu verwenden. Layered Decodierung - bei der Prüfknoten in Gruppen und nicht alle auf einmal verarbeitet werden - kann Iterationszähler und Speicherzugriffskonflikte reduzieren, erhöht jedoch die Komplexität der Steuerung.

Speicher und Interconnect Flaschenhöfe

Der Glaube-Verbreitungsalgorithmus erfordert die Speicherung von Soft Information (Log-Likelihood Ratios, LLRs) für jede Variable und jeden Prüfknoten. Für ein Codewort von 13,440 Bit Länge (das Maximum für 5G NR BG1) bedeutet dies Hunderte von Kilobytes On-Chip-SRAM. Darüber hinaus schafft die zufällige Natur der Paritätsprüfmatrixverbindungen eine Interconnect-Routing-Herausforderung. Die Verwendung strukturierter (quasizyklischer) LDPC-Codes, wie sie von 5G NR übernommen werden, vereinfacht das Routing, da die Matrix aus Zirkulanten-Permutationsmatrizen aufgebaut ist. Trotzdem können die Verdrahtungsressourcen auf einem FPGA oder ASIC den Bereich dominieren.

Handhabung von zeitvariablen Kanalbedingungen

Die Kanäle von mmWave ändern sich schnell durch die Strahllenkung und Mobilität. Eine feste Coderate kann zu konservativ (durchsatzverschwendend) oder zu aggressiv (wiederverursachend) sein. Adaptive Codierung und Modulation (ACM) ist unerlässlich, aber die Implementierung einer ratenkompatiblen LDPC-Codefamilie ohne jedes Mal eine Neugestaltung des Decoders ist eine Herausforderung. 5G NR löst dies mit der Basisgraphenauswahl (BG1/BG2) und Lifting-Faktoren, aber der Decoder muss mehrere Blocklängen und Coderaten unterstützen, was dem Controller Komplexität verleiht.

Umsetzungsstrategien und Best Practices

Die erfolgreiche Integration von LDPC-Codes in ein mmWave-Modem erfordert einen System-Level-Ansatz, von der Algorithmus-Auswahl bis hin zur Hardware-Mapping.

Wählen Sie den Decoding-Algorithmus

Der Full-Sum-Product-Algorithmus (SPA) bietet die beste Leistung, ist aber aufgrund der Tanh/Log-Tanh-Operationen rechentechnisch teuer. In der Praxis verwenden die meisten Implementierungen den Min-Sum-Algorithmus (MSA) oder seine Offset/Normalisierungsvarianten. MSA ersetzt das Check-Node-Update durch eine minimale Operation, wodurch die Hardwarekosten drastisch reduziert werden, was zu Lasten einer kleinen SNR-Strafe (normalerweise 0,1–0,5 dB) geht. Ein normalisierter MSA mit einem Skalierungsfaktor von ~0,75 kann die SPA-Leistung nahezu erreichen. Für ultrahohen Durchsatz wird ein geschichteter Min-Sum-Decoder bevorzugt, weil er schneller konvergiert (weniger Iterationen) und die Speicherbandbreite reduziert.

Hardware-Beschleunigungsplattformen

Die Wahl der Hardwareplattform hängt von der Zielanwendung ab: Benutzerausrüstung (UE), Basisstation (gNB) oder Backhaul-Link.

  • FPGA: Ideal für Prototyping und Produktion von kleinen bis mittleren Stückzahlen. Moderne FPGAs (Xilinx RFSoC, Intel Agilex) enthalten dedizierte DSP-Blöcke und Hochgeschwindigkeits-Transceiver. Eine parallele Architektur kann einen Decodierungsdurchsatz von 10-20 Gbps erreichen.
  • ASIC: Erforderlich für Mobilteilmodems, bei denen Leistung und Fläche dominieren. Ein dedizierter LDPC-Decoder in 7-nm oder 5-nm CMOS kann mehrere zehn Gbps mit unter 100 mW erreichen. Der Designaufwand ist hoch, aber die Leistung pro Watt ist unübertroffen.
  • GPU: Nützlich für die Basisbandverarbeitung in Cloud-RAN- oder Forschungstestbeds. GPUs zeichnen sich durch parallele Berechnung aus und können iterative Decodierung mit Tausenden von variablen Knoten gleichzeitig implementieren. Latenz und Stromverbrauch sind jedoch typischerweise zu hoch für mobile Echtzeit-Terminals.

Adaptive Coding und Modulation (ACM) Integration

Eine effektive Implementierung koppelt den LDPC-Decoder mit einem Kanalqualitätsindikator (CQI)-Schätzer. Der gNB misst den empfangenen SNR und wählt das entsprechende MCS (Modulation and Coding Scheme). Der Decoder muss nahtlose Ratenänderungen unterstützen, ohne die Pipeline zurückzusetzen. 5G NR verwendet Redundanzversionen (RVs) für HARQ, wodurch der Decoder weiche Informationen aus Reübertragungen kombinieren muss - dies wird als inkrementelle Redundanz bezeichnet. Der Decoderpuffer muss mehrere Codewörter und Soft Combining aufnehmen.

Simulation und Leistungsüberprüfung

Vor dem Tape-Out oder der Bereitstellung sind umfangreiche bit-true-Simulationen obligatorisch. Ingenieure verwenden Link-Level-Simulatoren (z. B. MATLAB, Simulink oder benutzerdefinierte C++/CUDA-Modelle), die das genaue mmWave-Kanalmodell enthalten: Pfadverlust, Abschattung, Einfallswinkel, Phasenrauschen und nichtlineare PA-Effekte. Die Leistung des Decoders wird für jede Coderate und Blocklänge in BLER vs. SNR gemessen. Die Fehlerebene ist entscheidend – LDPC-Codes können aufgrund von Trapping-Sets oder unzureichenden Iterationen eine Ebene aufweisen. Schichtweise Dekodierungs- und Nachverarbeitungstechniken (z. B. Früherkennung von Trapping-Sets) können die Ebene unter das Ziel BLER drücken (z. B. 10-7 für einige Backhaul-Anwendungen.

Hardware-Betrachtungen für mmWave LDPC Decoder

FPGA vs. ASIC Trade-offs

Die Entscheidung zwischen FPGA und ASIC hängt von Volumen, Flexibilität und Time-to-Market ab. Für frühe mmWave-Bereitstellungen in festen drahtlosen Zugriffen (FWA) oder kleinen Zellen bieten FPGAs eine ausreichende Leistung und die Möglichkeit, den LDPC-Decoder nach dem Einsatz durch teilweise Rekonfiguration zu aktualisieren. Für Massenmarkt-Smartphones ist eine ASIC-Level-Integration unvermeidlich. Ein gemeinsamer Hybridansatz verwendet einen FPGA für den Basisbandprozessor mit einem On-Chip-LDPC-Beschleuniger-Hardblock.

Energieeffiziente Architekturen

Der Energieverbrauch ist ein Hauptanliegen, da mmWave-Modems häufig in batteriebetriebenen Geräten verwendet werden.

  • Frühe Beendigung: Stoppen Sie die Dekodierung, wenn die Paritätsprüfungen erfüllt sind oder wenn aufeinanderfolgende harte Entscheidungen zusammenlaufen.
  • Uhr- und Power-Gating: Deaktivieren Sie die Uhr oder die Stromversorgung in untätige Variablen / überprüfen Sie Knoteneinheiten.
  • Approximate computing: Verwenden Sie reduzierte Präzision (z. B. 4-Bit-LLRs anstelle von 8-Bit) in frühen Iterationen oder für Knoten mit hohem Vertrauen.
  • Speicherreduktion: Speichern Sie nur die variablen Knoten-LLRs und berechnen Sie die Knotennachrichten im Flug (geschichteter Zeitplan).

Standard Compliance und Interoperabilität

Alle Implementierungs-Targeting-kommerziellen Netzwerke müssen den einschlägigen Standards entsprechen. Für 5G NR ist die LDPC-Codespezifikation in 3GPP TS 38.212 beschrieben. Der Encoder und der Decoder müssen die genauen Hebe- und Punktierungsmuster unterstützen. Zusätzlich muss der Decoder eine Schnittstelle mit dem HARQ-Manager, dem Raten-Matcher und dem Demodulator mit kontrollierter Latenz haben. Designs, die auf IEEE 802.11ad/ay (WiGig) abzielen, verwenden eine andere LDPC-Codestruktur (ein binärer LDPC mit unterschiedlichen Basismatrizen). Ein zukunftssicheres Modem kann mehrere Standards mit einem rekonfigurierbaren Decoder unterstützen.

Die LDPC-Codierung für mmWave-Systeme ist ein aktiver Forschungsbereich mit mehreren vielversprechenden Richtungen, die die nächste Generation von Wireless (6G) prägen werden.

Machine Learning für LDPC Decoding

Deep-Learning-Techniken werden zur Verbesserung der LDPC-Dekodierung eingesetzt. Beispielsweise können neuronale netzwerkbasierte Denoiser die Genauigkeit von LLR-Updates verbessern, insbesondere bei Vorhandensein von Phasenrauschen oder nichtlinearer Verzerrung. Ein anderer Ansatz nutzt Verstärkungslernen, um die Anzahl der Iterationen oder den Dämpfungsfaktor basierend auf Kanalbedingungen dynamisch anzupassen. Diese Methoden können den Durchsatz um 10-20% steigern und gleichzeitig das Ziel BLER beibehalten.

Rate-Compatible und Multi-Edge Typ LDPC

Um die vielfältigen Dienste für 6G (z. B. holographische Kommunikation, Integration von Sensorik und Kommunikation) zu unterstützen, muss die LDPC-Codefamilie möglicherweise noch feinere Granularität von Raten und Blocklängen unterstützen. LDPC-Codes vom Typ Multi-Edge ermöglichen verschiedene Klassen variabler Knoten mit unterschiedlichem Grad und bieten eine bessere Leistung in der Nähe von Kapazitäten für eine breite Palette von Raten. In Verbindung mit ratenkompatibler Punktierung und Verkürzung werden zukünftige Decoder sehr flexibel sein.

Integration mit Massive MIMO und Hybrid Beamforming

Massive MIMO (Hunderte von Antennenelementen) ist ein Schlüsselfaktor für mmWave. Die Strahlformungsgewichte werden auf der Grundlage von Kanalschätzungen berechnet, die aufgrund begrenzter Rückkopplung oft fehlerhaft sind. LDPC-Codes können gemeinsam mit dem MIMO-Detektor unter Verwendung von iterativer Detektion und Decodierung (IDD) optimiert werden. Dieser Turbo-Entzerrungsansatz tauscht weiche Informationen zwischen dem MIMO-Detektor und dem LDPC-Decoder aus, was zu beeindruckenden Gewinnen (3-5 dB) führt, was zusätzliche Latenzkosten verursacht. Effiziente Hardware für IDD in mmWave-Systemen ist ein aktives Forschungsgebiet.

Novel Decoder Architekturen für Extreme Throughput

Zukünftige mmWave-Verbindungen, die auf 100 Gbps oder mehr abzielen (z. B. für drahtlose Backhaul- oder Rechenzentrumsverbindungen), erfordern Decoderarchitekturen, die den herkömmlichen Iterationsengpass durchbrechen. Techniken wie voll stochastische Decodierung, bei denen Nachrichten als Bernoulli-Streams dargestellt werden, domänenspezifische Prozessoren mit vektorisierten Anweisungen und Near-Memory-Computing, die die Datenbewegung reduzieren, werden erforscht.

Schlussfolgerung

LDPC-Codes sind nicht nur ein optionales Merkmal von Millimeterwellen-Kommunikationssystemen - sie sind der Dreh- und Angelpunkt, der die extremen Datenraten und die Zuverlässigkeit ermöglicht, die von 5G und zukünftigen 6G-Netzwerken gefordert werden. Durch das Verständnis der mathematischen Grundlagen der Glaubensausbreitung, der spezifischen Beeinträchtigungen von mmWave-Kanälen und der praktischen Realitäten der Hardware-Implementierung können Ingenieure LDPC-Decoder entwerfen, die strenge Leistungs-, Leistungs- und Bereichsziele erfüllen. Die Reise von Gallagers These zu einem kommerziellen 5G-NR-Chip war lang, aber die laufenden Innovationen in der Algorithmusoptimierung, der Integration von maschinellem Lernen und fortschrittlichen Architekturen versprechen, die LDPC-Codierung für die kommenden Jahrzehnte im Mittelpunkt der drahtlosen Kommunikation zu halten.