Modernes Rechnen steht an der Schwelle zu einer Transformation, die durch die Verschmelzung von Quanten- und klassischer Verarbeitung angetrieben wird. Mikroprozessoren, die Motoren des klassischen Rechnens, müssen sich weiterentwickeln, um Quantenbits (Qubits) aufzunehmen, die nach grundlegend anderen physikalischen Prinzipien arbeiten. Die Herstellung solcher Hybridchips erfordert innovative Herstellungstechniken, die Kompatibilität, Stabilität und Skalierbarkeit gewährleisten. Dieser Artikel untersucht die vielversprechendsten Fortschritte in der Mikroprozessorherstellung, die den Weg für die Integration von Quantencomputing ebnen, die technischen Hürden, die noch bestehen, und was diese Entwicklungen für die Zukunft der Berechnung bedeuten.

Die Notwendigkeit für neuartige Mikrofabrikationsansätze

Klassische Mikroprozessoren werden unter Verwendung etablierter komplementärer Metall-Oxid-Halbleiter (CMOS)-Prozesse gebaut, die für den Betrieb bei Raumtemperatur und binäre Logik optimiert sind. Qubits erfordern jedoch Umgebungen, die um Größenordnungen strenger sind - oft bei Millikelvin-Temperaturen, mit extremer Isolation vom elektromagnetischen Rauschen und mit Fertigungstoleranzen, die in Atomen gemessen werden. Traditionelle Fertigungslinien sind nicht dafür ausgelegt, Strukturen zu erzeugen, die die Quantenkohärenz aufrechterhalten. Ohne neue Methoden wäre die Integration von Qubits neben Milliarden von Transistoren unmöglich.

Forscher entwickeln daher Fertigungsströme, die sowohl die hochdichten Metall-Verbindungsschichten der klassischen Logik als auch die empfindlichen, oft zweidimensionalen Qubit-Strukturen handhaben können. Diese zweizweckige Fertigung erfordert Innovationen bei jedem Schritt: Substratauswahl, Abscheidung, Lithographie, Ätzen und Verpackung. Das Ziel ist es, Chips herzustellen, bei denen klassische Steuerelektronik und Qubits auf dem gleichen Substrat oder in demselben Paket koexistieren, was eine Kommunikation mit niedriger Latenz ermöglicht und den Overhead externer Verkabelungen reduziert.

Technologische Fortschritte

Ultraviolette Lithografie (EUV)

Extreme Ultraviolett-Lithographie (bei 13,5 nm Wellenlänge) hat bereits die Schaffung von Transistoren mit Merkmalsgrößen unter 10 nm in fortschrittlichen Knoten wie Intel 4 und TSMC N3 ermöglicht. Für Quantenschaltungen bietet EUV die Auflösung, die erforderlich ist, um Qubit-Elektroden, Josephson-Übergänge und Koppelresonatoren mit beispielloser Präzision zu strukturieren. Ein Josephson-Übergang, der Kern eines supraleitenden Qubits, erfordert eine Isolationsbarriere von nur wenigen Nanometern Dicke. Die Fähigkeit von EUV, ultrakleine Merkmale mit niedriger Linienrandrauhigkeit zu definieren, verbessert direkt die Einheitlichkeit des Qubits und reduziert die durch Materialfehler verursachte Dekohärenz.

Jüngste Experimente haben gezeigt, dass EUV-definierte Strukturen in Aluminium und Niob die kritischen Stromdichten erreichen können, die für stabile Transmon-Qubits erforderlich sind. Während EUV-Tools teuer sind und Vakuumumgebungen erfordern, beschleunigt sich ihre Einführung in die Quantenfertigung, da Gießereien spezialisierte Prozesse für Quantencomputer-Kunden anbieten wollen. Eine detaillierte technische Übersicht finden Sie in der Überprüfung des National Institute of Standards and Technology zu Quantenfertigungsmesstechnik.

3D Heterogene Integration

Monolithische Integration von Qubits und klassischen Transistoren auf dem gleichen Würfel ist eine Herausforderung, weil sich die thermischen Budgets und Materialien dramatisch unterscheiden. Die heterogene 3D-Integration umgeht dies, indem sie separat hergestellte Dies mithilfe von Durchsilizium-Vias (TSVs) und Mikrobump-Bonding stapelt. Quantendies - mit Arrays von supraleitenden Qubits - werden in speziellen Prozessen hergestellt, die eine Kontamination durch CMOS-Metalle vermeiden, während ein separater Steuer-Die die Auslese- und Antriebselektronik bei höherer Temperatur beherbergt (z. B. 4 K). Die beiden Dies werden dann mit hochdichten Leiterbahnen verbunden.

Dieser Ansatz reduziert die Anzahl der Drähte, die sich zwischen Raumtemperatur und kryogenen Stufen bewegen, ein großer Engpass für die Skalierung. Intel hat einen 3D-Qubit-Testchip demonstriert, der ein 12-Qubit-Array mit einem kryogenen Controller mit 49 μm Pitch-Mikrobumps verbindet. Die TSVs werden durch den Silizium-Interposer geätzt und mit Supraleitern beschichtet, um einen niedrigen Widerstand bei mK-Temperaturen aufrechtzuerhalten. Weitere Informationen über Intels Prozess finden Sie in ihren Quantenforschungspublikationen.

Innovationen für supraleitende Materialien

Supraleitende Qubits verwenden typischerweise Aluminium- oder Niobelektroden mit einer dünnen Aluminiumoxidtunnelbarriere. Die Leistungsfähigkeit dieser Materialien ist jedoch durch das Zwei-Level-Systemrauschen (TLS) von amorphen Oxiden an Grenzflächen begrenzt. Zu den jüngsten Innovationen gehören die Verwendung von Tantal, das ein stabileres natives Oxid bildet, und Niob-Titannitrid-Filme (NbTiN), die höhere kritische Temperaturen und geringere Mikrowellenverluste aufweisen. Die Herstellung dieser Materialien erfordert die Sputterabscheidung bei hohen Temperaturen gefolgt von Abheben oder Trockenätzen.

Eine weitere vielversprechende Richtung ist die Verwendung von kristallinen Supraleitern wie Rhenium- und Molybdän-Rhenium-Legierungen, die epitaktisch auf Silizium- oder Saphirsubstraten gezüchtet werden können. Diese Materialien beseitigen Korngrenzen, die zum Rauschen beitragen. Die Gruppe MIT‐Lincoln Laboratory hat gezeigt, dass Qubits, die mit Rhenium hergestellt werden, Kohärenzzeiten von mehr als 300 μs aufweisen, eine 2–3fache Verbesserung gegenüber Standard-Aluminium-Qubits.

Kryogen-kompatible Prozessentwicklung

Die Herstellungsschritte selbst müssen bei kryogenen Temperaturen zuverlässig arbeiten. Beispielsweise können bei einer Abkühlung von Wafern auf 4 K thermische Ausdehnungsfehlanpassungen zwischen Materialien zu Spannungen und Delaminationen führen. Neue Prozessrezepturen verwenden PECVD (plasmaverstärkte chemische Gasphasenabscheidung), um Dielektrika wie SiO2 und SiNx mit minimaler Schichtspannung abzuscheiden. Zusätzlich werden Metallsilizide (z. B. TiSi2) verwendet, um ohmsche Kontakte zu bilden, die bis zu 10 mK ohmsche Kontakte bleiben.

Kryogene Sondierungsstationen, die in die Fab-Linie integriert sind, ermöglichen sofortige elektrische Tests bei mK-Temperaturen, ohne Wafer zu entfernen. Diese Rückkopplungsschleife verkürzt die Entwicklungszyklen, indem sie eine schlechte Qubit-Leistung frühzeitig identifiziert. Unternehmen wie Quantware und Seeqc haben in dedizierte Kryo-Fabs investiert, die Standard-CMOS-Tools mit Kryo-bewerteten Modulen kombinieren. Der Seeqc-Prozess ist ein Beispiel für einen kryogenen Fertigungsfluss im kommerziellen Maßstab.

Kritische Herausforderungen überwinden

Qubit-Kohärenz und Dekohärenz

Die zentrale Metrik für die Qualität eines Qubits ist seine Kohärenzzeit – die Dauer, über die Quanteninformationen intakt bleiben. Dekohärenz entsteht durch die Kopplung mit Umgebungsrauschen: Ladungsschwankungen, Flussrauschen und Phononen. Fertigungsinnovationen greifen diese Quellen direkt an. Beispielsweise reduziert die Verwendung epitaktischer Supraleiter-Isolator-Schnittstellen das TLS-Rauschen um eine Größenordnung. Die Reinheit der Fertigung (ultraniedrige Partikelzahl, Vakuumglühen und In-situ-Oberflächenpassivierung) erhöht nachweislich die T1 (Energierelaxationszeit) von zehn Mikrosekunden auf über 500 μs in den letzten Transmon-Qubits.

Ein anderer Ansatz besteht darin, Qubits mit einer "Silizium-Vakuum"-Lücke unter Verwendung mikromechanischer Suspension herzustellen. Durch das Wegätzen des Substrats unter dem Qubit wird der dominante Verlustkanal durch das dielektrische Substrat eliminiert. Diese Technik, die von Forschern in Princeton und Yale demonstriert wurde, erfordert ein genaues isotropes Ätzen und kritisches Punkttrocknen, um Stiktion zu vermeiden. Die resultierenden Qubits zeigen T1 > 1 ms.

Thermisches Management bei kryogenen Temperaturen

Wenn ein klassischer Mikroprozessor bei kryogenen Temperaturen läuft, muss die von Milliarden von Transistoren abgeleitete Wärme effizient entfernt werden, während das Qubit-Array unter 20 mK bleibt. Standard-Kühlkörper sind unwirksam, weil Materialien wie Silizium bei niedrigen Temperaturen eine schlechte Wärmeleitfähigkeit haben. Herstellungsverfahren wie das Einbetten von diamantähnlichen Kohlenstoff (DLC) -Wärmespreizern direkt in den Interposer oder die Verwendung von Niob-Mikrokanälen für den flüssigen Heliumfluss werden erforscht.

Darüber hinaus muss die Steuerungselektronik selbst bei 4 K mit geringer Verlustleistung arbeiten. Die auf Josephson-Übergängen basierende Single-Flux-Quanten-Logik (SFQ) kann mit Mikrowattleistung pro Gate arbeiten und knüpft natürlich an supraleitende Qubits an. Die Herstellung von SFQ-Schaltungen erfordert ähnliche Prozesse wie Qubits, aber mit einer engeren Grenzstromeinheitlichkeit. Die Entwicklung eines einheitlichen Fertigungsflusses für Qubits und SFQ-Steuerelemente ist ein Hauptziel von Unternehmen wie Imec und MIT Lincoln Laboratory.

Skalierbarkeit und Ertrag

Heutige Quantenprozessoren enthalten Dutzende bis einige hundert Qubits. Nützliche fehlertolerante Quantencomputer werden Millionen erfordern. Skalierung der Fertigung auf solche Zahlen erfordert Ausbeuteraten von über 99,99% für jede Qubit-Komponente. Dies liegt weit über den aktuellen Werten, bei denen die Variabilität und Defekte von Verbindungsstellen eine Ausfallrate von 10-20% pro Wafer verursachen. Lösungen umfassen statistische Prozesssteuerung mit automatisierter optischer Inspektion (AOI) von Sub-100 nm-Features und Redundanzarchitekturen, bei denen Ersatz-Qubits hergestellt und angesprochen werden, wenn primäre Qubits ausfallen.

Die Process-Design-Kooptimierung (PDCO) – eine Methodik, die von fortschrittlichem CMOS übernommen wurde – wird nun auf das Qubit-Layout angewendet. Durch die Simulation des elektrischen und Quantenverhaltens von Kandidaten-Layouts vor der Maskenherstellung können Gießereien Strukturen identifizieren, die empfindlich auf Fehlausrichtungen oder Ätzvariationen reagieren. IBM und Google haben beide berichtet, dass durch maschinelles Lernen schnell optimale Fertigungsparameter identifiziert werden, die die Kohärenzausbeute über einen Wafer maximieren.

Architektur für Quantenklassische Integration

Steuerelektronik On‐Chip

Ein großer Engpass in aktuellen Quantensystemen ist die Verdrahtung zwischen Raumtemperatursteuer-Hardware und dem kryogenen Chip. Jedes Qubit benötigt typischerweise ein Koaxialkabel für Mikrowellenantrieb und -auslesen, was Verzögerung, Wärmebelastung und Kosten mit sich bringt. Das Umrasten von Steuerelektronik auf denselben Chip oder dasselbe Paket wie die Qubits reduziert diese Probleme. Dies erfordert die Herstellung von CMOS-Schaltungen mit niedriger Leistung und hoher Geschwindigkeit, die zuverlässig mit 4 K arbeiten.

Die Herstellung von Kryo-CMOS-Transistoren verwendet optimierte Dotierungsprofile und Gateoxide, die Schwellenspannungen beibehalten und Einfrieren-Effekte reduzieren. Mehrere Gruppen haben Operationsverstärker, Digital-Analog-Wandler und Frequenzgeneratoren in 28 nm CMOS gezeigt, die bei 4 K mit < 1 mW power per channel. These circuits are then monolithically integrated or 3D‑stacked with the qubit layer. The arbeiten Naturpapier auf Kryo-CMOS-Steuerung bietet einen detaillierten Benchmark solcher Systeme.

Quantenfehlerkorrekturlogik

Fehlertolerante Quantenberechnung beruht auf Fehlerkorrekturcodes, die viele physikalische Qubits pro logischem Qubit erfordern, zusammen mit klassischer Logik für die Syndrommessung und -rückkopplung. Die Integration dieser klassischen Logik auf kryogener Ebene erfordert massive benutzerdefinierte ASICs oder FPGAs, die Dekodierung bei Latenzen unter Mikrosekunden durchführen können. Die Herstellung solcher ASICs verwendet die gleichen fortschrittlichen Knoten (7 nm, 5 nm), aber mit spezialisiertem SRAM und Routing, die Einzelereignisstörungen durch Strahlung im Raum tolerieren? Tatsächlich reduzieren kryogene Bedingungen Strahlungseffekte, aber der Betrieb mit niedriger Spannung erhöht die Empfindlichkeit. Prozessänderungen umfassen dickere Gateoxide und gehärtete Latches.

Der Sycamore-Prozessor von Google und nachfolgende Geräte integrieren eine Schicht klassischer Steuerungslogik, die Fehlerkorrekturzyklen in weniger als 1 μs durchführt. Die Herstellung dieser Chips erfolgt über einen benutzerdefinierten 22-nm-Prozess mit Durchkontaktierungen des Substrats mit der Qubit-Schicht. Ziel ist es, die gesamte Fehlerkorrektur-Engine auf einem einzigen Chip unterzubringen und externe Kabel vollständig zu eliminieren.

Zukünftige Richtungen

Diamantbasierte Qubits

Während sich die meisten aktuellen Bemühungen auf supraleitende Qubits konzentrieren, haben sich Stickstoff-Vakanz-Zentren (NV) in Diamanten als robuste Qubits herausgebildet, die bei Raumtemperatur arbeiten. Ihre Integration mit herkömmlichen Mikroprozessoren erfordert jedoch die Herstellung von Diamant-auf-Silizium-Substraten und die genaue Platzierung von NV-Zentren. Jüngste Fortschritte beim Laserschreiben und der Ionenimplantation ermöglichen die Schaffung von NV-Arrays mit einer Positionsgenauigkeit von 50 nm. Forscher in Harvard haben einen Diamantwellenleiter demonstriert, der NV-Zentren effizient mit photonischen Schaltungen koppelt und eine Verschränkung mit großer Reichweite ermöglicht. Die Herstellung solcher Geräte verwendet Standard-Elektronenstrahllithographie gefolgt von reaktivem Ionenätzen von Diamant, ein Material, das normalerweise schwierig zu ätzen ist.

Silizium-Photonik-Integration

Auch Quanteninformationen können in Photonen kodiert werden. Siliziumphotonik, bei der Licht in Siliziumwellenleitern geführt wird, kann photonische Qubits mit CMOS-kompatiblen Prozessen erzeugen und manipulieren. Die Herstellung von On-Chip-Quellen (spontane Vierwellenmischung), Phasenschiebern und Detektoren mit Mainstream-Gießereien ist bereits möglich. Unternehmen wie PsiQuantum bauen photonische Quantencomputer mithilfe von Prozessen von GlobalFoundries vollständig auf Silizium-Photonik-Chips. Dieser Weg vermeidet die kryogene Herausforderung völlig, obwohl effiziente Einzelphotonendetektoren immer noch supraleitende Nanodrähte erfordern.

Die Kombination von supraleitenden Nanodraht-Einzelphotonendetektoren (SNSPDs) mit Silizium-Photonik-Schaltungen ist ein aktiver Bereich der Fertigungsinnovation. Die SNSPDs bestehen aus Niobnitrid- oder Hafnium-Filmen, die direkt auf der Silizium-Photonikschicht abgeschieden und geätzt werden. Die Herausforderung besteht darin, den Nanodraht mit einer Genauigkeit von unter 10 nm genau über dem Wellenleiterkern auszurichten.

Gesellschaftliche und industrielle Auswirkungen

Die erfolgreiche Integration des Quanten-Computing mit klassischen Mikroprozessoren wird Fähigkeiten freisetzen, die derzeit außer Reichweite sind. In der Kryptographie könnten quantenklassische Hybrid-Chips den Shor-Algorithmus auf dedizierten Beschleunigern implementieren und gleichzeitig einen klassischen Host für Input/Output und Sicherheit beibehalten. Die Wirkstoffforschung könnte die Quantensimulation molekularer Wechselwirkungen nutzen, wobei Quantenteile neben klassischen Datenprozessoren hergestellt werden. Komplexe Systemmodellierung - von Klimamustern bis hin zu finanziellen Risiken - wird genauer werden.

Branchen, die auf schnelle Simulation und Optimierung setzen – Luft- und Raumfahrt, Automobil, Logistik – werden direkte Vorteile sehen. Die Verschiebung wird jedoch schrittweise erfolgen. Die ersten Anwendungen werden wahrscheinlich in der quanteninspirierten Optimierung und im quantengestützten maschinellen Lernen liegen, wo der klassische Mikroprozessor den größten Teil der Arbeitslast übernimmt und der Quantenkern spezifische Teilprobleme löst. Fertigungsinnovationen werden die Kosten und die Komplexität dieser Hybridsysteme reduzieren und sie für mehr Unternehmen und Forschungseinrichtungen zugänglich machen.

Die Halbleiterindustrie selbst wird gewinnen. Die Nachfrage nach fortschrittlichen Verpackungen (3D-Stacking, TSV) und Spezialmaterialien (Supraleiter, kryogene Dielektrika) eröffnet Gießereien neue Einnahmequellen. Die Gerätehersteller entwickeln bereits Werkzeuge für die Dünnfilmabscheidung in Qubit-Grade. Der globale Markt für Quantenfertigungsanlagen wird bis 2030 voraussichtlich 2 Milliarden US-Dollar überschreiten.

Schlussfolgerung

Die Herstellung von Mikroprozessoren für die Integration von Quantencomputern schreitet an mehreren Fronten voran: Lithographie zur Schaffung atomarer Merkmale, heterogene Integration zur Verbindung von unterschiedlichen Materialien und Temperaturzonen, neue Supraleiter, die die Qubit-Kohärenz verlängern, und kryoadaptierte Prozesse, die die Steuerungselektronik näher an die Qubits heranbringen. Die Herausforderungen um Kohärenz, thermisches Management und Ausbeute sind nach wie vor gewaltig, aber das Innovationstempo beschleunigt sich. Mit der Reife dieser Fertigungstechniken wird die Grenze zwischen Klassik und Quanten verschwimmen und Systeme entstehen, die das Beste aus beiden kombinieren. Die Ära des Hybrid-Computings baut nicht auf Durchbrüchen in der Physik allein, sondern auf der technischen Disziplin der Fertigung auf - eine Schicht, eine Verbindung, eine Verbindung zu einer Zeit.