Elektromagnetische Interferenz (EMI) bleibt eine der hartnäckigsten und kostspieligsten Herausforderungen im modernen Leiterplattendesign. Da digitale Systeme höhere Frequenzen, schnellere Flankenraten und engere Strombudgets anstreben, schrumpft die Fehlerquote bei der Kontrolle elektromagnetischer Emissionen weiter. Übermäßige EMI kann die Signalintegrität beeinträchtigen, Datenfehler induzieren, Funktionsausfälle verursachen und verhindern, dass ein Produkt die Einhaltung der gesetzlichen Vorschriften besteht. Anstatt EMI-Abschwächung als nachträglichen Einfall zu behandeln oder sich ausschließlich auf die Abschirmung nach dem Layout zu verlassen, verfolgen Ingenieure einen proaktiven, layoutgesteuerten Ansatz. Durch die Einbettung von Unterdrückungstechniken direkt in die PCB-Stackup- und Routing-Strategie können Designer sauberere Signale, geringere Emissionen und schnellere Time-to-Market erreichen.

Dieser Artikel untersucht eine umfassende Reihe innovativer Methoden zur Reduzierung von EMI in der Layout-Phase, einschließlich kontrollierter Impedanzführung, differentieller Signalisierung, Bodenoptimierung, Abschirmung und fortschrittlicher Entkopplungsstrategien. Diese Techniken basieren auf der Theorie der elektromagnetischen Felder und werden von der Industrie validiert, so dass sie sofort auf reale Designs anwendbar sind.

Elektromagnetische Interferenzen in PCBs verstehen

EMI ist jede unerwünschte elektromagnetische Energie, die sich von einer Quelle ausbreitet und den Betrieb einer Opferschaltung stört. In einer Leiterplatte ist die Quelle typischerweise ein digitales Hochgeschwindigkeitssignal, ein Schaltstromrichter oder ein Taktverteilungsnetz, wobei die Störung über leitungsgebundene Pfade (durch Strom- oder Signalspuren) oder abgestrahlte Felder (durch unbeabsichtigte Antennenstrukturen wie lange Spuren, Vias oder Kabelanschlüsse) verlaufen kann.

EMI wird im Allgemeinen in zwei Typen kategorisiert:

  • Strahlungsemissionen – Unerwünschte elektromagnetische Energie, die aus der Leiterplatte austritt und sich durch die Luft ausbreitet. Diese Emissionen werden im Fernfeld gemessen und müssen Normen wie FCC Part 15, CISPR 32 oder EN 55032 entsprechen.
  • Leitende Emissionen – Unerwünschte Energie, die entlang von Strom- oder Signalleitungen zurück in das Netz oder angeschlossene Geräte gelangt. Diese werden typischerweise im Frequenzbereich von 150 kHz bis 30 MHz gemessen.

Unabhängig von der Koppelstrecke ist die Ursache für die meisten EMI in Leiterplattenlayouts eine unbeabsichtigte Schleifenantenne, die durch eine Signalspur und ihren Rückführweg gebildet wird. Wenn der Rückführstrom gezwungen wird, einen längeren oder weniger direkten Weg zu nehmen, vergrößert sich die Schleifenfläche und die Struktur wird bei der Abstrahlung elektromagnetischer Felder effizient. Daher ist die Minimierung der Schleifenfläche das effektivste Prinzip zur Verringerung der EMI.

Industriestandards wie IPC-2251 und ANSI/IPC-2141 bieten Richtlinien für kontrollierte Impedanz- und PCB-Layout-Praktiken, aber das Urteil des Ingenieurs bei der Umsetzung dieser Richtlinien unterscheidet einen funktionierenden Prototyp von einem Strahlungsausfall.

Steuerung des Impedanz-Routings

Die Beibehaltung eines gleichbleibenden Wellenwiderstandes entlang jeder Hochgeschwindigkeitssignalspur ist für die EMI-Reduktion von grundlegender Bedeutung. Wenn sich die Impedanz einer Spur ändert, wird ein Teil der Signalenergie zur Quelle zurückreflektiert. Diese Reflexionen erzeugen stehende Wellen, Überschwingen und Klingeln, die alle bei Frequenzen weit über der Grundtaktrate Oberwellen erzeugen. Diese Oberwelle ist der Hauptbeitrag zu abgestrahlten Emissionen im Bereich von 30 MHz bis 1 GHz.

Stackup Design für Impedanzsteuerung

Eine typische Vierschichtplatte weist die obere und untere Schicht als Signalschicht und die innere Schicht als Leistungsebene und Masseebene zu. Bei sechs oder mehr Schichten bieten mehrere Masseebenen und dedizierte Leistungsschichten eine bessere Steuerung. Die wichtigsten Parameter sind:

  • Dielektrische Konstante (Dk) des Prepregs und der Kernmaterialien. FR-4 hat einen Dk von ungefähr 4.2 bei 1 MHz, aber dieser Wert nimmt mit der Frequenz ab. Die Verwendung eines konsistenten Materials von einem seriösen Lieferanten reduziert die Impedanzvariation.
  • Spurenbreite und Kupferdicke. Eine breitere Spur senkt die charakteristische Impedanz; eine schmalere Spur erhöht sie. Die meisten Impedanzrechner erwarten ein Ziel von 50 ±10% Ohm für Single-ended-Spuren und 90-100 Ohm für Differentialpaare.
  • Dünnere Dielektrika erzeugen eine geringere Impedanz und eine engere Kopplung an die Rückführungsebene, was die Schleifenfläche reduziert.

Wenn ein Schichtwechsel unvermeidlich ist, fügen Sie eine Masse hinzu, die neben dem Signal liegt, um einen kontinuierlichen Rückpfad zu erhalten. Diese Technik, die oft als "via fence" oder "stitching via" bezeichnet wird, verhindert, dass der Rückstrom einen alternativen Pfad finden muss, der die Schleife vergrößern würde.

Trace Geometry und Microstrip vs. Stripline

Mikrostreifenbahnen, die auf einer äußeren Schicht über einer Bodenebene geführt werden, sind leichter herzustellen und bieten eine geringere Ausbreitungsverzögerung, strahlen jedoch mehr ab als Streifenleitungen, da eine Seite der Luft ausgesetzt ist. Streifenlinienbahnen, die zwischen zwei Referenzebenen vergraben sind, bieten eine ausgezeichnete EMI-Unterdrückung, da die Felder fast vollständig zwischen den Ebenen enthalten sind. Bei emissionskritischen Designs ist es eine bewährte Praxis, die schnellsten Uhren und Datenleitungen auf inneren Streifenleiterschichten zu leiten.

Wenn Mikrostreifen unvermeidbar ist, ist ein Mindestabstand von der fünffachen Spurbreite vom Rand der Bodenebene einzuhalten, um zu verhindern, dass Fransfelder an den Boardrand ankoppeln. Dies wird als "5W-Regel" bezeichnet und ist eine einfache, effektive Überprüfung zur Verringerung der Kantenstrahlung.

Differenzsignalisierung

Differenzialsignale sind eines der leistungsfähigsten Werkzeuge im EMI-Reduktions-Toolkit. Differenzialsignale übertragen Informationen nicht als Spannungsdifferenz zwischen zwei komplementären Leiterbahnen, sondern als einseitige Spannung, die sich auf Masse bezieht. Die von jeder Leiterbahn erzeugten elektromagnetischen Felder sind in ihrer Größe gleich, aber in ihrer Polarität entgegengesetzt, wodurch sie sich im Fernfeld auslöschen. In einem idealen Differenzialpaar ist die Nettostrahlung Null.

Routingregeln für Differenzialpaare

Um die Auslöschung zu erhalten, müssen die beiden Spuren eines Differentialpaares mit gleicher Weglänge und kontrolliertem Abstand geführt werden. Der häufigste Fehler ist Längenfehlanpassung, die eine Zeitverzögerung zwischen den beiden Signalen einführt, die dazu führt, dass eine Gleichtaktkomponente auftritt, und Gleichtaktsignale sich nicht gegenseitig aufheben, sondern sich ähnlich wie Single-End-Signale verhalten und aggressiv abstrahlen.

  • Längenanpassung sollte innerhalb von 2–3% der Signalanstiegszeit gehalten werden, oder etwa 0,5 mm für eine 1 ns Anstiegszeit.
  • Jede Änderung der Lücke erzeugt eine Impedanzunstetigkeit und wandelt einige differentielle Energie in Gleichtaktenergie um.
  • Via-Übergänge sollten symmetrisch gehalten werden. Wenn eine Spur Schichten wechseln muss, muss die andere den gleichen Pfad verfolgen.

Eine ausgezeichnete Referenz für das Design von Differentialpaaren ist die Altium PCB Differential Signaling Routing Guide, die praktische Layout-Regeln für USB-, HDMI- und Ethernet-Schnittstellen bietet.

Bodenflugzeugoptimierung

Die Masseebene ist das Rückgrat jeder EMI-Reduktionsstrategie, eine feste, ununterbrochene Masseebene bietet einen niederinduktiven Rückweg für alle Signale, minimiert die Schleifenfläche und dient als Abschirmung zwischen benachbarten Schichten, eine Masseebene ist jedoch nur wirksam, wenn ihre Integrität erhalten bleibt.

Rücklaufpfade und Loop Area

Jeder Signalverlauf bildet mit seinem Rückstrom eine Schleife. Der Rückstrom nimmt nicht den kürzesten euklidischen Weg, sondern fließt direkt unter dem Signalverlauf auf der Referenzebene, um die Schleifeninduktivität zu minimieren. Unterbricht ein Schlitz, eine Lücke oder eine Teilung in der Masseebene diesen Weg, muss der Rückstrom um das Hindernis herumlaufen und die Schleifenfläche drastisch vergrößern. Eine Schleife mit nur wenigen Quadratzentimetern Fläche kann im Bereich von 100 bis 500 MHz stark abstrahlen.

Um dies zu vermeiden:

  • Routen Sie niemals eine Hochgeschwindigkeitsspur über eine Split in der Bodenebene.
  • Wenn eine Aufteilung für die analoge/digitale Trennung erforderlich ist, verwenden Sie eine Brückenspur oder einen Optokoppler, um das Signal über die Lücke zu leiten, oder legen Sie einen Kondensator über die Trennung, um einen Hochfrequenzrückpfad bereitzustellen.
  • Verwenden Sie eine durchgehende Bodenebene auf einer inneren Schicht als primäre Referenz für alle Hochgeschwindigkeitssignale; vermeiden Sie es, andere Spuren oder Stromfüllungen auf dieser Schicht zu platzieren, es sei denn, dies ist unbedingt erforderlich.

Ground Stitching und Via Arrays

Wenn eine Leiterplatte mehrere Masseebenen auf verschiedenen Schichten hat, müssen diese in regelmäßigen Abständen mit Stitching Vias verbunden werden. Der Abstand zwischen Stitching Vias sollte weniger als ein Zehntel der Wellenlänge der höchsten betroffenen Frequenz betragen. Bei einem 1-GHz-Signal (Wellenlänge ≈ 17 cm in FR-4) beträgt der maximale Abstand etwa 1,7 cm. Durch das Platzieren von Vias alle 5 mm oder näher wird eine ausgezeichnete Interplane-Verbindung hergestellt und werden parallele Plattenwellenleiter-Moden unterdrückt, die Hohlraumresonanz verursachen können.

Eingebettete Erdfüllungen auf äußeren Schichten tragen auch zur Emissionsreduzierung bei. Beispielsweise wird durch das Gießen einer Kupfer-Gerdefüllung um eine Hochgeschwindigkeitsspur auf der oberen Schicht und die Verbindung mit der inneren Erdebene mit Hilfe von Stitching Vias eine Breitseiten-gekoppelte Struktur geschaffen, die das elektromagnetische Feld enthält. Diese Technik ist besonders bei Konstruktionen mit begrenzten Schichtzahlen nützlich, bei denen keine eigene Erdebene verfügbar ist.

Split Ground Planes und Mixed-Signal Design

Bei Mixed-Signal-Designs (analog + digital) bestand die traditionelle Empfehlung darin, die Masseebene zu teilen, um zu verhindern, dass digitales Schaltrauschen die analoge Schaltung kontaminiert. Die moderne Praxis zeigt jedoch, dass eine einzelne, kontinuierliche Masseebene mit sorgfältiger Komponentenplatzierung oft einer geteilten Ebene überlegen ist. Die Aufteilung der Masseebene erzeugt genau die Schlitz- und Lückenprobleme, die EMI verursachen. Stattdessen werden alle aktiven digitalen Komponenten auf einer Seite der Platine platziert, alle analogen Komponenten auf der anderen und die Signale werden über eine Brücke geleitet oder mit Differentialtechniken. Die kontinuierliche Masseebene bietet einen niederohmigen Rückweg für beide Domänen.

Eine detaillierte Behandlung dieser Strategie finden Sie im Analog Devices Guide to High-Speed PCB Layout Techniken.

Schutz- und Schutzspuren

Wenn passive Layout-Techniken nicht ausreichen, z. B. wenn ein empfindliches analoges Frontend mit einem digitalen Prozessor auf derselben Platine koexistieren muss, sind aktive Abschirmmaßnahmen erforderlich.

Guard Traces und Coplanar Waveguides

Eine Schutzbahn ist eine geerdete, parallel zu einer Hochgeschwindigkeits- oder empfindlichen Signalbahn geführte, durch einen kleinen Spalt getrennte Schutzbahn, die elektrische Felder durchfängt und eine lokale Rückführungsstruktur bildet. Für einen wirksamen Betrieb muss die Schutzbahn mit der Masseebene in regelmäßigen Abständen mit Stitching Vias verbunden sein. Eine Schutzbahn mit Vias, die weniger als λ/20 beabstandet sind, erzeugt einen "Via-Fence", der sich ähnlich wie eine koaxiale Struktur verhält.

Der geerdete koplanare Wellenleiter (GCPW) ist eine gemeinsame Übertragungsleitungsstruktur, die auf beiden Seiten einer Signalspur auf derselben Schicht Erdungsbahnen verwendet, kombiniert mit einer Erdungsebene darunter. GCPW bietet eine hervorragende Isolation zwischen benachbarten Signalen und wird in HF- und Hochgeschwindigkeits-Digitaldesigns weit verbreitet verwendet. Die Signalspurbreite und der Abstand zu den benachbarten Erdungsbahnen bestimmen den charakteristischen Widerstand, und die Struktur unterdrückt von Natur aus Übersprech- und Gleichtaktstrahlung.

PCB-Level Shields und EMI-Dosen

Für besonders geräuschvolle Teilbereiche, wie ein Schaltnetzteil oder ein WLAN-Funkmodul, kann eine Abschirmung auf Leiterplattenebene (manchmal auch EMI-Dose genannt) direkt an die Platine gelötet werden. Die Abschirmung ist über einen durchgehenden Umfang von Vias mit der Masseebene verbunden. Um die maximale Wirksamkeit zu erzielen, muss die Abschirmung eine feste elektrische Verbindung zur Masseebene haben, nicht nur einige wenige Massepins. Ein Abstand von mehr als λ/20 zwischen den Vias kann es ermöglichen, dass die Abschirmung selbst zu einer Schlitzantenne wird. Vias sollten alle 2-3 mm um den Umfang der Abschirmfläche platziert werden.

Es ist auch wichtig zu beachten, dass es bei der Abschirmung nicht nur darum geht, Emissionen aus einer Quelle zu enthalten, sondern auch empfindliche Schaltkreise vor externen Störungen zu schützen.In Automobil- und medizinischen Anwendungen, in denen die Zuverlässigkeit von entscheidender Bedeutung ist, ist eine Kombination von Schutzschilden auf PCB-Ebene und Schutzspuren üblich.

Entkopplung und Integrität der Stromversorgung

Die Integrität der Stromversorgung und die EMI sind eng miteinander verknüpft. Wenn das Netz der Leistungsverteilung (PDN) bei hohen Frequenzen hochohmig ist, treten Spannungswelligkeit und Schaltgeräusche an den Stromschienen auf, die durch die I/O-Treiber in Signalbahnen eingekoppelt und mit dem beabsichtigten Signal abgestrahlt werden. Durch die richtige Entkopplung wird sichergestellt, dass der PDN eine niedrige Impedanz von DC bis weit über die höchste interessierende Harmonische aufweist.

Entkopplungskondensatorplatzierung

Die Wirksamkeit eines Entkopplungskondensators hängt fast ausschließlich von der Induktivität seiner Verbindungsschleife ab. Ein 100-nF-Kondensator, der 2 cm vom IC-Pin entfernt ist, ist bei Frequenzen oberhalb von 50 MHz praktisch nutzlos, da die Via- und Trace-Induktivität dominieren.

  • Platzieren Sie den Kondensator so nah wie möglich an den IC-Strom- und Masse-Pins, idealerweise auf der gleichen Schicht.
  • Verwenden Sie die kleinste Paketgröße, die die erforderliche Kapazität und Spannungseinstufung verarbeiten kann (0402 oder 0201 Pakete haben eine geringere äquivalente Serieninduktivität).
  • Verbinden Sie den Kondensator mit den Strom- und Masseebenen mit möglichst kurzen Leiterbahnen und mehreren Vias. Zwei Vias parallel halbieren die Induktivität im Vergleich zu einem einzigen Via.

Eingebettete Plane Kapazität

Bei sehr hohen Frequenzen (über 500 MHz) kann es sein, dass selbst der kleinste Gehäusekondensator aufgrund der durch das PCB-Dielektrikum vorgegebenen Zeitverzögerung nicht genügend Ladung liefert. In diesem System wird die Kapazität zwischen benachbarten Leistungs- und Masseebenen – bekannt als eingebettete oder verteilte Kapazität – zum vorherrschenden Entkopplungsmechanismus. Indem die Leistungs- und Masseebenen auf benachbarten Schichten mit einem dünnen Dielektrikum zwischen ihnen (50-100 μm) platziert werden, erzeugt der Konstrukteur einen hochfrequenten Kondensator mit niedriger Induktivität, der effektiv im Gigahertz-Bereich arbeitet.

Diese Technik wird manchmal als "vergrabene Kapazität" bezeichnet und wird in Hochgeschwindigkeitsservern und Telekommunikationsplatinen verwendet Das dünne Dielektrikum erhöht die Interplane-Kapazität um eine Größenordnung im Vergleich zu einem Standard-Stapup, wodurch der Bedarf an diskreten Entkopplungskondensatoren verringert und die abgestrahlten Emissionen aus dem PDN gesenkt werden.

Komponentenplatzierung für EMI-Reduktion

Bei der EMI-Unterdrückung auf Layoutebene geht es nicht nur um das Routing; die Platzierung von Komponenten kann Emissionen entweder verstärken oder verringern, bevor eine einzige Spur gezeichnet wird.

Trennung von Analog-, Digital- und Power-Abschnitten

Die erste Platzierungsregel besteht darin, Funktionsblöcke physisch zu trennen. Digitale Hochgeschwindigkeitsschaltungen (Prozessoren, Speicher, USB-Schnittstellen) erzeugen Schaltgeräusche, die leicht durch gemeinsame Stromschienen und durch das Substrat gekoppelt werden. Schaltnetzteile erzeugen große Di/Dt-Schleifen und Magnetfelder. Analoge Verstärker und Sensoren sind von Natur aus anfällig für diese Störungen. Durch das Platzieren dieser Blöcke in separaten Zonen der Platine und das Isolieren ihrer Stromzuführungen mit Ferritperlen oder Pi-Filtern werden die Kopplungswege unterbrochen, bevor sie sich bilden.

Orientierung und Uhrenverteilung

Schnelle Taktspuren so ausrichten, dass sie möglichst kurz und vom Brettrand entfernt sind. Uhrsignale sollten niemals parallel zu E/A-Steckverbindern für Entfernungen von mehr als einigen Millimetern geführt werden. Wenn eine Taktspur einen Steckverbinder kreuzen muss, verwenden Sie einen rechtwinkligen Übergang und weisen eine geerdete Schutzspur zwischen der Uhr und den Steckerstiften auf. Wenn mehrere Uhren vorhanden sind, führen Sie sie orthogonal, um die Kopplung zu reduzieren.

Thermisches Management und EMI

Der Hochtemperaturbetrieb erhöht die Widerstandsverluste und kann die elektrischen Eigenschaften dielektrischer Materialien verändern, die Impedanz verändern und möglicherweise die Emissionen verschlechtern. Die Platzierung von Hochleistungskomponenten in der Nähe des Boardrandes oder die Verwendung von thermischen Durchkontaktierungen auf einer speziellen Wärmesenkeebene kann die Gesamttemperatur der Platine im Designbereich halten. Während das Thermomanagement nicht direkt eine EMI-Technik ist, ist eine thermisch stabile Platine eine elektromagnetisch berechenbarere Platine.

Fortgeschrittene Techniken und neue Methoden

Neben den klassischen Methoden sind dank verbesserter Simulationswerkzeuge und kostengünstigerer Materialien mehrere fortschrittliche Techniken zugänglich geworden.

Spread Spectrum Clocking – Einige moderne Prozessoren enthalten Taktgeneratoren, die die Taktfrequenz um einen kleinen Prozentsatz modulieren (0,5–2,5%). Dies verteilt die abgestrahlte Energie über ein breiteres Frequenzband und reduziert die Spitzenemissionen bei jeder einzelnen Harmonischen.

Ferritperlen und Common Mode Chokes – Für leitungsgeführte Emissionen an Kabeln unterdrücken Ferritperlen, die am Leiterplattenstecker platziert sind, hochfrequente Gleichtaktströme. Für Differentialkabel wie USB oder Ethernet bieten Gleichtaktdrosseln eine noch bessere Abweisung, ohne das Differenzsignal zu verschlechtern. Diese Komponenten sind klein und kostengünstig, erfordern jedoch eine sorgfältige Platzierung am Steckerausgangspunkt, um effektiv zu sein.

Verlustige Materialien und Absorber – In extremen Fällen können dünne Schichten aus verlustbehaftetem magnetischem Material auf das Innere des Gehäuses oder direkt auf lärmende Komponenten aufgebracht werden. Diese Absorber wandeln elektromagnetische Energie in Wärme um und sind im 1-10 GHz-Bereich nützlich, wo die herkömmliche Abschirmung aufgrund von Lochverlusten weniger effektiv wird.

Einen umfassenden Überblick über diese Methoden finden Sie in den Richtlinien für das Layout der Texas Instruments PCB zur EMI-Reduktion .

Simulation und Pre-Compliance Testing

Jedes in diesem Artikel beschriebene Layout-Verfahren kann mit einer Simulation elektromagnetischer Felder validiert werden. Tools wie Ansys SIwave, Keysight ADS oder Open-Source-Solver wie OpenEMS ermöglichen es Ingenieuren, den Boardstapel, die Trace-Geometrie und die Bauteilplatzierung zu modellieren, um gestrahlte Emissionen vor der Herstellung vorherzusagen. Das Ausführen einer Vollwellensimulation auf einem kritischen Uhrennetz dauert nur wenige Minuten und kann Schleifenflächenprobleme, Planresonanzen und Impedanzfehlanpassungen aufdecken, die sonst nur bei teuren Compliance-Tests gefunden würden.

Für Teams ohne Zugang zu Vollwellen-Lösern ist die Vorabprüfung mit einem Spektralanalysator und einer Nahfeldsonde eine praktische Alternative. Durch das Ausloten der Boardoberfläche während des Prototypen-Aufbaus können Ingenieure Hot Spots identifizieren: Orte, an denen die Amplitude des elektromagnetischen Feldes am höchsten ist. Diese Hot Spots entsprechen oft Bodenschlitzen, unterminierten Stubs oder zu großen Kondensatorschleifen. Die Lösung dieser Probleme, bevor die Boards an ein akkreditiertes Testlabor geschickt werden, spart Wochen des Zeitplans und Tausende von Dollar an Nacharbeit.

Schlussfolgerung

Die Verringerung elektromagnetischer Störungen in Leiterplattenlayouts erfordert einen systematischen, physikbasierten Ansatz, der kontrollierte Impedanzführung, differentielle Signalisierung, Integrität der Erdebene, Abschirmung und Energieverteilung integriert. Jede Technik befasst sich mit einem bestimmten Kopplungspfad - Reflexion, Gleichtaktumwandlung, Schleifenstrahlung oder PDN-Rauschen - und ihre kombinierte Wirkung schafft eine Platine, die nicht nur leiser, sondern auch zuverlässiger und einfacher zu zertifizieren ist.

Da die Systemfrequenzen weiter steigen und die gesetzlichen Grenzen strenger werden, werden die Ingenieure, die in die Beherrschung dieser Layout-Methoden investieren, konsequent Produkte liefern, die die erstmalige Konformitätsprüfung bestehen. Der Übergang von der reaktiven EMI-Fehlerbehebung zu einem proaktiven Layout-Design ist nicht nur eine Best Practice, sondern eine Wettbewerbsnotwendigkeit.

Für die weitere Lektüre bieten die EMI/EMC PCB Design Guidelines von Electrotropages eine praktische Perspektive der Industrie auf die Implementierung dieser Methoden in Produktionsumgebungen.