Verständnis von ADC Performance Metrics

Um die ADC-Leistung für Hochfrequenzoszilloskope und Testgeräte zu optimieren, müssen Ingenieure zunächst die wichtigsten Spezifikationen beherrschen, die die Wandlerqualität definieren. Während der ursprüngliche Artikel die Abtastrate, Auflösung, SNR und THD aufführt, ist ein tieferes Verständnis zusätzlicher Metriken - wie die effektive Anzahl von Bits (ENOB), der spurious-free dynamic range (SFDR) und das Signal-zu-Rausch-und-Verzerrungsverhältnis (SINAD) - für Hochgeschwindigkeitsanwendungen unerlässlich. ENOB spiegelt beispielsweise die tatsächliche Auflösung wider, die bei Vorhandensein von Rauschen und Verzerrung erreichbar ist und bei hohen Eingangsfrequenzen oft unter die nominale Auflösung fällt. Aperture jitter, die Unsicherheit im Abtastzeitpunkt, degradiert SNR direkt bei Frequenzen über einigen hundert Megahertz. Ingenieure sollten auch die Eingangsbandbreite und die inhärente Nichtlinearität des ADC berücksichtigen, die Oberwellen erzeugen können, die kleine Signale maskieren. Ein solides Verständnis dieser Metriken, wie in Industrie-Tutorials wie Analog Devices' Guide zu ADC-Spezifikationen

Wichtige Strategien zur Optimierung der ADC-Leistung

Die Optimierung der ADC-Leistung in Hochfrequenz-Testgeräten erfordert einen vielseitigen Ansatz, der sowohl den Wandler selbst als auch seine umgebenden Schaltungen anspricht Die folgenden Strategien, die gegenüber dem ursprünglichen Umriss erweitert wurden, bieten einen umfassenden Rahmen für die Erreichung eines maximalen Dynamikbereichs, einer maximalen Linearität und einer maximalen Messtreue.

1. Auswahl des richtigen ADC für die Anwendung

Beginnen Sie mit der Auswahl eines ADC mit Spezifikationen, die die Mindestanforderungen Ihrer Zielmessung übertreffen. Für Oszilloskope sollte die Abtastrate mindestens doppelt so hoch sein wie die Bandbreite (Nyquistrate), aber in der Praxis ist ein Faktor von drei bis fünf üblich, um nicht sinusförmige Wellenformen zu erfassen und Aliasing-Artefakte zu reduzieren. Auflösung reicht typischerweise von 8 bis 12 Bits für High-Speed-Bereiche; höhere Bits reduzieren Quantisierungsrauschen, erhöhen aber die Konversionszeit und den Stromverbrauch. Bewerten Sie die volle Leistungsbandbreite - die Frequenz, bei der die Amplitudenantwort des ADC um 3 dB sinkt - und stellen Sie sicher, dass sie die maximale Signalfrequenz abdeckt, die Sie digitalisieren möchten. Berücksichtigen Sie auch den Schnittstellentyp (z. B. JESD204B, LVDS), um eine Hochgeschwindigkeits-Datenübertragung ohne Engpässe zu gewährleisten. Hersteller wie Texas Instruments und Analog Devices bieten parametrische Suchwerkzeuge, um ADCs mit spezifischen Test- und Messanforderungen zu vergleichen.

2. Verbesserung der Signalintegrität durch Konditionierung

Signalintegrität beginnt an der Sondenspitze und erstreckt sich auf den ADC-Eingang. Aktive Sonden mit geringer Eingangskapazität und hoher Bandbreite, um die Belastung zu minimieren. Halten Sie den Signalweg so kurz wie möglich; jeder Millimeter der PCB-Spur fügt Induktivität hinzu und kann Impedanzfehlanpassungen verursachen, die Reflexionen und Klingeln verursachen. Verwenden Sie abgeschirmte Kabel und halten Sie die konsistente charakteristische Impedanz aufrecht (normalerweise 50 Ω für HF-Geräte). Vor dem ADC enthält ein analoges Front-End oft einen Pufferverstärker und ein Anti-Aliasing-Filter. Die Grenzfrequenz des Filters sollte knapp über der maximalen Signalfrequenz liegen, um Out-of-Band-Rauschen abzulehnen und Aliasing zu verhindern. Für Hochfrequenzanwendungen kann ein Filter fünfter Ordnung oder höherer Elliptik scharf abrollen, aber achten Sie auf Gruppenverzögerungsverzerrungen - verwenden Sie ein lineares Phasenfilter, wenn die Zeitbereichstreue von größter Bedeutung ist. Detaillierte Anleitungen zum Filterdesign sind in den Anwendungshinweisen von Keysight zur Signalkondition

3. Reduzierung des Uhren-Jitters für höheres SNR

Der Taktjitter ist wohl der kritischste Faktor, der die ADC-Leistung bei hohen Frequenzen begrenzt. Die Beziehung zwischen Jitter und SNR wird durch SNR (dB) ≈ 20 log10 (1 / (2π fin σt) gegeben, wobei fin die Eingangsfrequenz und σt der rms-Jitter ist. Für ein 1-GHz-Signal mit 100 fs-Jitter beträgt der theoretische SNR-Grenzwert etwa 64 dB - ein Wert, der leicht durch schlechte Takterzeugung abgebaut werden kann. Um Jitter zu minimieren, verwenden Sie einen niederphasigen Oszillator (z. B. ein Kristalloszillator gefolgt von einem Jitter-Reiniger) und halten Sie die Taktspur kurz und impedanzgesteuert. Trennen Sie die ADC-Taktspur von digitalem Schaltrauschen, indem Sie sie auf einer dedizierten Schicht mit einer Masseebene leiten. In Systemen, in denen mehrere ADCs verschachtelt sind, wird die Jitterreduzierung noch kritischer, da Fehlanpassungen zwischen Fahrspuren sowohl zufällige als auch deterministische Fehler verursachen. Verwenden Sie einen dedizierten Taktverteilungs-IC

4. Optimierung der Stromversorgung und Erdung

Stromversorgungsrauschen koppelt direkt in den analogen Abschnitt des ADC, verschlechtert SNR und Fehlleistung. Verwenden Sie LDO-Regler mit hohem Leistungsabfall-Verhältnis (Low-Dropout, LDO) zur Versorgung jedes ADC-Versorgungspins einzeln. Vermeiden Sie Regler für analoge Schienen, es sei denn, sie arbeiten weit von der Abtastfrequenz des ADC entfernt und werden von sorgfältiger Filterung gefolgt. Separate analoge und digitale Masseebenen auf der Leiterplatte, die sie an einem einzigen Sternpunkt unter dem ADC verbinden. Entfernt jeden Versorgungspin mit einer Kombination aus 10 μF Tantal, 0,1 μF Keramik und 100 pF Niederinduktivitätskondensatoren, die so nah wie möglich am Pin platziert sind. Für Hochgeschwindigkeits-ADCs kann ein Ferrit-Wulst in Reihe mit der Versorgungsleitung Hochfrequenz-Hash von digitalen Schaltungen unterdrücken. Achten Sie auf den internen Referenzpuffer des ADC; einige Geräte erlauben eine externe Referenz, die durch einen geräuscharmen, strömungsarmen Referenz-IC gesteuert werden sollte. Das Analog Devices Tutorial zur Entkopplung

5. PCB-Layout-Betrachtungen für Hochgeschwindigkeits-ADCs

Hochfrequente ADC-Leistung wird stark durch das Layout der Leiterplatte beeinflusst. Verwenden Sie einen vierschichtigen oder mehrschichtigen ADC-Stack mit einer festen Masseebene direkt unter dem ADC. Platzieren Sie analoge Eingangsbahnen auf der oberen Schicht, umgeben von Massegießen, und vermeiden Sie Vias, die Induktivität einführen. Halten Sie digitale Ausgangsbahnen von analogen Eingängen fern, um Übersprechen zu verhindern. Wenn der ADC einen differentiellen Eingang hat, stellen Sie sicher, dass das differentielle Paar fest gekoppelt ist und in der Länge abgestimmt ist, um eine gleichmäßige Ablehnung zu erhalten. Das thermische Management ist ebenfalls wichtig: ADCs, die mehrere Watt abführen, erfordern thermische Vias und ein Kupferpad, das mit einer inneren Masseschicht verbunden ist. Einige Hochgeschwindigkeits-ADCs erzeugen Speichereffekte aufgrund der Restladung von früheren Proben; ein sauberes Layout und eine ordnungsgemäße Terminierung können diese Nichtlinearitäten mildern. Beim Verschachteln mehrerer ADCs in einem zeitverschachtelten System verhindert eine sorgfältige Weiterleitung von Takt- und Rücksetzsignalen eine Verzerrung, die SFDR verschlechtern würde. Für eine umfassende Anleitung siehe [[F

6. Einsatz von Dithering und Randomisierung

Dithering ist eine Technik, bei der eine geringe Menge an Rauschen (oder ein Pseudo-Zufallssignal) vor der Quantisierung an den ADC-Eingang hinzugefügt wird. Dadurch werden kohärente Quantisierungsfehlermuster aufgelöst, harmonische Verzerrungen reduziert und SFDR verbessert, insbesondere für Signale mit kleiner Amplitude. Das Dithersignal wird typischerweise so geformt, dass es außerhalb des Bands liegt und später digital subtrahiert wird. In Hochfrequenz-Testgeräten wird Dithering üblicherweise verwendet, um die effektive Auflösung um 1 bis 2 Bit zu erhöhen. Randomisierungstechniken, wie Dynamic Element Matching (DEM) im DAC eines faltenden ADC, verbreiten auch Mismatch-bezogene Sporen über das Spektrum. Viele moderne ADCs enthalten On-Chip-Dither-Engines, die durch Registereinstellungen aktiviert werden können.

7. Kalibrierung und Entschädigung

Selbst der am besten konzipierte ADC leidet unter Nicht-Idealitäten wie Offset, Verstärkungsfehler und Nichtlinearität. Digitale Kalibrierung kann diese Fehler in Echtzeit korrigieren. Viele Hochgeschwindigkeits-ADCs beinhalten eingebaute Selbstkalibrierungsroutinen, die bei Hochleistung oder bei Auslösung durch einen Befehl ausgeführt werden. Für Anwendungen, die eine ultrahohe Linearität erfordern, kann eine externe Kalibrierung mit bekannten Referenztönen periodisch durchgeführt werden. Auch die Temperaturdrift beeinflusst die Leistung; einige Systeme enthalten Temperatursensoren und passen die Kalibrierkoeffizienten dynamisch an. In zeitverschachtelten Systemen muss die Kalibrierung Fehlanpassungen zwischen den Kanälen berücksichtigen. Blinde Kalibrierungstechniken, die statistische Eigenschaften des Eingangssignals verwenden, stehen für Systeme zur Verfügung, bei denen eine bekannte Referenz nicht eingefügt werden kann. Das Tektronix-Whitepaper zur Leistungsüberprüfung von Oszilloskopen diskutiert Kalibrierungsverfahren, die die ADC-Genauigkeit über die Lebensdauer des Instruments hinweg beibehalten.

8. Zeitverschachtelte ADC-Arrays

Um Abtastraten zu erreichen, die über das hinausgehen, was ein einzelner ADC bieten kann, verwenden Oszilloskope häufig ein Array von N ADCs in einer zeitverschachtelten Konfiguration (TI-ADC). Jeder ADC tastet mit einer Rate von fs/N ab, und die Ausgänge werden kombiniert, um eine Gesamtrate von fs zu erhalten. Während diese Technik die Bandbreite erhöht, führt sie Fehlanpassungen ein, die Störtöne bei Frequenzen verursachen, die mit dem Verschachtelungsmuster zusammenhängen. Gain, Offset und Timingfehler müssen durch sorgfältiges Design und Kalibrierung minimiert werden. Moderne Oszilloskope verwenden Echtzeitkorrekturalgorithmen, die Fehlanpassungen aus einem Kalibriersignal oder aus statistischen Eigenschaften des Eingangs messen. Interleaving erhöht auch das Rauschen, da jeder ADC seinen eigenen Rauschboden hat. Einige Instrumente verwenden Dithering und digitale Filterung, um diese Artefakte zu reduzieren. Trotz der Herausforderungen bleiben zeitverschachtelte ADCs das Rückgrat von Oszilloskopen mit hoher Bandbreite, wobei aktuelle handelsübliche Instrumente 8, 16 oder sogar 80 ADCs parallel verwenden.

Erweiterte Überlegungen für Hochfrequenzanwendungen

Unterabtastung und Nyquistzonen

Für Frequenzbereichsmessungen (z. B. Spektrumanalyse) verwenden Ingenieure manchmal Undersampling, bei dem die Abtastrate weniger als die doppelte Signalbandbreite beträgt, das Spektrum des Signals jedoch in eine bekannte Nyquist-Zone gefaltet wird. Diese Technik erfordert ein Hochleistungs-Antialiasing-Filter, um Signale aus unerwünschten Zonen abzulehnen. Die analoge Eingangsbandbreite des ADC muss deutlich höher sein als die Abtastrate - oft drei- bis fünfmal -, um die gefaltete Kopie ohne Dämpfung erfassen zu können. Unterabtastung ist bei HF-Abtastungsoszilloskopen und SDR-Frontends üblich.

Umgang mit Timing-Fehlern (Sampling Jitter und Aperture Uncertainty)

Wie bereits erwähnt, ist Blendenjitter eine dominante Fehlerquelle bei hohen Eingangsfrequenzen. Zusätzlich zum Taktjitter erhöht sich die ADC-eigene Blendenunsicherheit (die Variation innerhalb des Abtastschalters) zur Gesamtmenge. Für ADCs des Standes der Technik liegt der Blendenjitter in den zehn Femtosekunden. Bei der Entwicklung eines Testsystems sollten Sie einen Track-and-Hold-Verstärker (T/H) mit geringerem Jitter als der ADC selbst verwenden und dann den T/H in der Nähe des ADC-Eingangs platzieren. Einige Oszilloskope haben ein Zwei-Kanten-Triggerschema, das den Jitter minimiert, indem der Abtasttakt mit dem Nulldurchgang des Eingangssignals verriegelt wird (z. B. für eine äquivalente Zeitabtastung).

Praktische Verifikation und Prüfung

Nach der Umsetzung dieser Optimierungsstrategien die Leistung des ADC mit Standard-Testmethoden überprüfen: SFDR mit einer einfarbigen Sinuswelle messen, SNR und SINAD über den Eingangsfrequenzbereich auswerten und die Linearität mit einem Zweiton-Intermodulationstest testen. Verwenden Sie einen hochreinen Signalgenerator und einen Bandpassfilter, um sicherzustellen, dass die Quelle die wahre Leistung des ADC nicht maskiert. Bei Oszilloskopen läuft die eingebaute Autokalibrierungsroutine typischerweise beim Einschalten, aber periodische Tests mit einer bekannten Referenz-Rechteckwelle (z. B. ein Hochgeschwindigkeits-Pulsgenerator mit bekannter Amplitude und Anstiegszeit) bestätigt, dass die ADC-Kette korrekt funktioniert. Führen Sie ein Protokoll der Leistungstrends, um Drift oder Degradation frühzeitig zu erkennen. Die Zusammenarbeit mit dem Applications Engineering-Team des ADC-Herstellers kann einen Einblick in die Fehlersuche liefern, wenn die Ergebnisse die Datenblattspezifikationen nicht erfüllen.

Schlussfolgerung

Die Optimierung der ADC-Leistung für Hochfrequenzoszilloskope und Testgeräte erfordert einen systematischen Ansatz, der die Komponentenauswahl, Signalkonditionierung, Taktintegrität, Energiemanagement, Layoutdisziplin und fortschrittliche Kalibrierung umfasst. Durch die Erweiterung der grundlegenden Strategien der Auswahl des richtigen ADC, der Verbesserung der Signalpfade, der Verwendung von Anti-Aliasing-Filtern und der Gewährleistung sauberer Energie und Erdung können Ingenieure den dynamischen Bereich und die Genauigkeit erreichen, die moderne Hochgeschwindigkeitsmessungen erfordern. Die zusätzlichen Techniken des Dithering, Interleaving und präzise Jitterreduktion verschieben die Grenzen des Möglichen weiter. Da die Abtastraten und Bandbreiten weiter zunehmen - in die Hunderte von Gigasamples pro Sekunde - die hier beschriebenen Prinzipien werden wesentlich bleiben, um jedes Bit Leistung aus der Analog-Digital-Konvertierungskette zu extrahieren. Zuverlässige, wiederholbare Messungen in den Frequenz- und Zeitbereichen hängen von einem gut optimierten ADC-Subsystem ab, was dieses Thema zu einem Eckpfeiler des Hochleistungsinstrumentendesigns macht.