Im Design von Hochgeschwindigkeits-Leiterplatten (PCB) ist Signalintegrität die Grundlage für zuverlässige Leistung. Da Datenraten in den Gigabit-pro-Sekunde-Bereich steigen, wird jede physikalische Diskontinuität entlang eines Signalpfads zu einer potenziellen Quelle der Degradation. Vias – die plattierten Löcher, die Spuren auf verschiedenen Schichten verbinden – gehören zu den häufigsten und wirkungsvollsten Diskontinuitäten. Während Vias für das Routing in Multi-Layer-Platten erforderlich sind, führen sie parasitäre Induktivität und Kapazität ein, die Wellenformen verzerren, Reflexionen erzeugen und elektromagnetische Störungen (EMI) erhöhen können. Die Optimierung durch Platzierung ist daher nicht nur eine sekundäre Überlegung, sondern eine zentrale Aufgabe bei der Erreichung einer sauberen, robusten Signalübertragung. Dieser Artikel erweitert die grundlegenden Strategien, die sich mit der Physik von Via-Parasiten, fortschrittlichen Platzierungstechniken, Simulationsmethoden und Fertigungskompromissen befassen müssen, die Ingenieure ausbalancieren müssen, um hochleistungsfähige, produktionsfähige Designs zu liefern.

Die Physik von Via Parasitics

Parasitäre Induktivität und Kapazität

A Via ist kein perfekter Leiter. Seine Geometrie – Lauflänge, Durchmesser, Pad und Anti-Pad – erzeugt ein lokalisiertes RLC-Netzwerk (Widerstand, Induktivität, Kapazität). Die parasitäre Induktivität einer Durchgangsöffnung ist ungefähr proportional zu ihrer Länge und umgekehrt proportional zu ihrem Durchmesser. Für einen typischen 0,3 mm Durchmesser bei einer 1,6 mm dicken Platine kann die Induktivität in der Größenordnung von 0,5-1,0 nH liegen. Bei einer 1 GHz-Signalfrequenz beträgt diese Impedanz (wL) ungefähr 3-6 Ω - genug, um signifikante Signalintegritätsprobleme zu verursachen, wenn die Spurimpedanz 50 Ω beträgt.

Die parasitäre Kapazität entsteht hauptsächlich zwischen dem Via-Pad und den benachbarten Masseebenen und zwischen dem Via-Tube und den Kupferschichten, die es durchläuft. Das Anti-Pad (das Freiraumloch in der Power-/Masseebene) mindert diese Kapazität, kann sie jedoch nicht vollständig eliminieren. Überschüssige Kapazität senkt den charakteristischen Widerstand des Via, was zu einer Fehlanpassung führt, die Energie zurück in Richtung der Quelle reflektiert. Reflexionen manifestieren sich in Ringing, Jitter und erhöhten Bit-Fehlerraten.

Über Stubs und Resonanzen

Wenn ein Signal durch eine Durchgangsleitung geht, die ungenutzt bis tiefere Schichten weitergeht, bildet der verbleibende Teil des Laufs einen stub. Bei hohen Frequenzen fungiert dieser Stub als Viertelwellenresonator. Zum Beispiel hat ein 1,6 mm langer Stub in einer typischen FR4-Platine (er ~4) eine Resonanz in der Nähe von 21 GHz. Aber auch Oberwellen können Probleme bei niedrigeren Datenraten verursachen; ein 0,8 mm Stub kann in der Nähe der 3. Harmonischen eines 5 Gb / s-Signals resonieren. Stubs verursachen Einfügungsverlustkerben und Gruppenverzögerungsverzerrung. Back-Drilling - die kontrollierte Entfernung des unbenutzten Laufs - ist eine weit verbreitete Methode, um Stubs zu eliminieren.

Arten von Vias und ihre Signalintegritätsimplikationen

Durchgangsloch Vias

Die gebräuchlichste Art, Durchgangsloch-Varianten, bohrt alle Schichten durch. Sie sind kostengünstig und einfach herzustellen, tragen jedoch die höchste parasitäre Induktivität und Kapazität bei. Für hochschnelle Differentialpaare können zwei Durchgangsloch-Varianten in unmittelbarer Nähe Modenumwandlung (Common-Mode-Rauschen) einführen. Das große Loch erzeugt auch ein großes Anti-Pad in den Referenzebenen, das den Rückstrompfad stört.

Blinde und begrabene Vias

Blind Vias verbinden eine äußere Schicht mit einer oder mehreren inneren Schichten, ohne die gesamte Platine zu durchlaufen. Vergrabene Vias sind vollständig im Stapel eingeschlossen. Beide Typen reduzieren die Lauflänge und eliminieren Stubs für Signale, die nicht die gesamte Platine durchlaufen müssen. Sie verringern parasitäre Induktivität und Kapazität, verbessern die Signalqualität und geben Routing-Bereich auf Oberflächenschichten frei. Sie erhöhen jedoch die Herstellungskosten und erfordern eine sequentielle Lamination. Bei hochschichtigen Designs mit mehreren Hochgeschwindigkeitsspuren rechtfertigt die verbesserte Signalintegrität oft den Aufwand.

Mikrovias

Mikrovias (typischerweise < 0,15 mm Durchmesser) werden lasergebohrt und in HDI-Platinen (High Density Interconnect) verwendet. Ihre geringe Größe minimiert die Parasiten: Eine Mikrovia kann eine Induktivität unter 0,1 nH und eine Kapazität unter 0,1 pF haben. Sie sind ideal für den BGA-Ausbruch und die dichte Routing-Verarbeitung. Gestapelte Mikrovias (eine übereinander) bieten eine kurze vertikale Verbindung mit minimaler Störung. Gestaffelte Mikrovias bieten eine etwas parasitärere Steuerung durch Vermeidung einer kontinuierlichen Kupfersäule.

Strategien für Optimal via Placement

Halten Sie Vias von kritischen Signalpfaden fern

Die Vias sind nicht direkt in den Pfad einer Hochgeschwindigkeitsspur zu legen, es sei denn, dies ist unbedingt erforderlich, sondern die Spur zu einer Via-Stelle zu führen, die einen gleichbleibenden Übergang der Bezugsebene aufrechterhält. Der Abstand zwischen einer Via- und einer benachbarten Spur sollte mindestens das 3- bis 5-fache der dielektrischen Dicke betragen, die die Spur von ihrer Bezugsebene trennt, um Kantenkopplung und Übersprechen zu minimieren.

Boden Vias für Return Path Continuity

Wenn ein Signal über Übergänge von einer Schicht zur anderen wechselt, muss der Rückstrom auch zu einer neuen Bezugsebene umschalten. Ohne ein nahegelegenes Masse-Via muss der Rückstrom einen alternativen Pfad finden, oft durch Entkopplung von Kondensatoren oder Streukapazität, Erhöhung der Schleifeninduktivität und EMI. Platzieren Sie ein Masse über neben jedem Signal via (innerhalb von 40-60 mils für Multi-Gb/s-Signale).

Minimieren Sie via Count

Wenn möglich, routenkritische Signale auf einer einzelnen Schicht ohne Vias. Verwenden Sie längere Spuren mit weniger Vias anstelle vieler kurzer Segmente mit häufigen Schichtwechseln. Für serielle Verbindungen mit sehr hoher Geschwindigkeit (z. B. PCIe Gen5, 32 Gb/s) ist die Begrenzung der gesamten Via-Zahl auf zwei oder drei pro Kanal eine gängige Designregel.

Vias mit Bodenflugzeugen ausrichten

Die Anti-Pad-Freiheit in der Masseebene sollte so klein sein, wie es die Fertigungstoleranzen erlauben. Ein größeres Anti-Pad erhöht die parasitäre Induktivität des Via und stört die koaxiale Struktur des Via-Übergangs. Das Via wird so ausgerichtet, dass das Signal durch eine kontinuierliche Masseebene verläuft. Wenn mehrere Masseebenen vorhanden sind, stellen Sie sicher, dass alle in der Nähe des Via mit zusätzlichen Masse-Vias elektrisch verbunden sind.

Optimieren Sie über Größe und Form

Kleinere Vias reduzieren parasitäre Induktivität und Kapazität. Allerdings begrenzen Fertigungsbeschränkungen (Mindestbohrergröße, Aspektverhältnis), wie klein sie sein können. Für ein 0,2 mm Via in einer 1,6 mm Platine beträgt das Aspektverhältnis 8:1, was für viele Hersteller nahe dem Grenzwert liegt. Verwenden Sie das kleinste Via, das durch Ihre Designregeln erlaubt ist, und den gewählten PCB-Hersteller. Verringerte Vias (größeres Oberteil, kleineres Unterteil) werden manchmal verwendet, um die Kapazität zu reduzieren und gleichzeitig die Zuverlässigkeit des Bohrers zu erhalten, aber sie sind weniger verbreitet.

Back-Drilling für Stub Reduction

Wie bereits erwähnt, verursachen Stubs Resonanz. Beim Hinterbohren wird der nicht verwendete Teil der Durchgangsbohrungen entfernt. Hinterbohrte Vias vorsichtig platzieren: Die Bohrtiefentoleranz (±100 μm typisch) bedeutet, dass Sie nicht immer genau zur Signalschicht klar werden können. Für beste Ergebnisse verwenden Sie blinde/vergrabene Vias, wenn möglich für stubsensitive Pfade, oder verlassen Sie sich auf das Hinterbohren mit zusätzlichem Rand.

Über Shielding und Fencing

Für extrem empfindliche analoge oder HF-Signale, die neben digitalen Hochgeschwindigkeitsleitungen laufen, sollten Sie via Fencing: eine Reihe von Erddurchkontaktierungen zwischen zwei Signalspuren auf derselben Schicht betrachten. Dies erzeugt eine teilweise elektromagnetische Barriere, die das Übersprechen reduziert. In ähnlicher Weise kann die Abschirmung eines einzelnen Durchkontaktierungskanals durch Umgeben mit einem Ring von Erddurchkontaktierungen (verbunden mit allen Erdschichten) Strahlung unterdrücken und die Isolation verbessern.

Über die Platzierung in Differentialpaaren

Differential Vias müssen Symmetrie beibehalten. Beide Vias eines Paares müssen von allen Erddurchkontakten äquidistant sein und ihre Antipads identisch halten. Vermeiden Sie es, ein Erddurchkontakt zwischen den beiden Differential-Vias zu platzieren, da dies die Symmetrie unterbricht und unerwünschte Gleichtakt-Konvertierung erzeugt. Stattdessen platzieren Sie Erddurchkontakte außerhalb des Paares. Der Abstand zwischen den beiden Signal-Vias sollte dem Rand-zu-Kanten-Abstand des Paares auf der benachbarten Spur entsprechen, um die Diskontinuität zu minimieren.

Stack-Up und über Designparameter

Übergänge der Bezugsebene

Ein Via, das mehrere Schichten durchläuft, kann zwischen verschiedenen Bezugsebenen übergehen. Beispielsweise muss ein Signal, das sich von Schicht 1 (Bezugspunkt: Schicht 2 Masse) zu Schicht 4 (Bezugspunkt: Schicht 5 Masse) bewegt, einen kontinuierlichen Rückweg aufweisen. Wenn das Via eine Leistungsebene durchläuft, muss der Rückstrom über Entkopplungskondensatoren in diese Ebene springen. Dies erhöht die Schleifeninduktivität erheblich. Die beste Praxis besteht darin, den Signalbezug (Masse) über alle Schichten hinweg gleich zu halten, dass der Übertrag der Leistungsebene unvermeidbar ist, einen hochwertigen Entkopplungskondensator (0.1 μF oder 1 nF) innerhalb von 30 mils von dem Übertrag zu platzieren.

Anti-Pad Design

Der Anti-Pad-Durchmesser sollte etwa das 1,5- bis 2-fache des Via-Pad-Durchmessers betragen. Ein zu großes Anti-Pad erhöht die Induktivität; ein zu kleines erhöht die Kapazität. Für impedanzgesteuerte Übergänge verwenden Sie eine elektromagnetische 3D-Simulation, um die Größe des Anti-Pads zu verfeinern. In einigen Designs helfen nicht kreisförmige Anti-Pads (z. B. längliche oder Hundeknochenformen), Kapazität und Induktivität für eine gegebene Größe auszugleichen.

Via-in-Pad (VIP)

Die Anordnung von Vias direkt in der Landeplatine eines Bauteils (via-in-pad) ist bei BGA-Designs üblich, um die Länge des Fanouts zu reduzieren. VIP erhöht jedoch die parasitäre Kapazität und fügt eine kleine induktive Schleife hinzu. Das Füllen und Planarisieren der Via (mit leitender oder nicht leitender Füllung) mildert diese Effekte. Leitfähige Füllung (Kupferpaste) bietet einen besseren elektrischen Pfad, kostet aber mehr. Für Hochgeschwindigkeitsanwendungen füllen Sie immer VIP-Vias und stellen Sie sicher, dass die Oberfläche des Pads flach ist für die Zuverlässigkeit der Lötverbindung.

Simulation und Verifikation

3D Vollwellensimulation

Tools wie Ansys HFSS, CST Microwave Studio oder Keysight EMPro können die exakte Geometrie von Vias und deren umgebenden Stapel-up modellieren. Diese Simulationen erfassen Resonanzen, Modalkonvertierung und Kopplung, die 2D- oder analytische Modelle vermissen. Simulieren Sie jedes Einzelstück über den Standort, insbesondere in der Nähe von Steckerstartbereichen, Ball-Grid-Array-Fanout und Boardkanten.

Zeitbereichsreflektometrie (TDR)

TDR-Messungen an Prototypen bieten direkte Einblicke in Impedanzschwankungen, die durch Vias verursacht werden. Ein Einbruch oder Peak in der TDR-Spur am Via-Standort zeigt Überkapazität bzw. Induktivität an. Verwenden Sie diese Rückmeldung, um die Anti-Pad-Größe über den Durchmesser oder Masse über die Zählung in der nächsten Design-Iteration anzupassen.

Insertion Loss und Return Loss Messung

Vektornetzwerkanalysatoren messen S-Parameter von Testcoupons, die Vias enthalten. Messergebnisse mit simulierten Vorhersagen vergleichen, um Modelle zu validieren. Für die Produktion mit hohem Volumen legen Sie Pass-/Fail-Kriterien für den via-induzierten Einfügeverlust pro Länge und den Rücklaufverlust bei der Nyquist-Frequenz der Betriebsdatenrate fest.

Fertigungsbeschränkungen und Kostenüberlegungen

Mindestübersetzung über Größe und Aspekt

Die Standard-PCB-Herstellung kann mechanische Bohrer bis zu 0,2 mm mit Aspektverhältnissen von bis zu 10:1 herstellen. Die Produktion mit hohen Stückzahlen kann sich mit Aspektverhältnissen von 12:1 auf 0,15 mm erhöhen, bringt jedoch einen Rückgang. Lasergebohrte Mikrovias können so klein wie 25 μm sein, erfordern jedoch HDI-Prozesse. Für kostengünstige Prototypen müssen 0,3 mm oder 0,25 mm Vias beibehalten werden. Blinde und vergrabene Vias erhöhen die Kosten: jeder sequentielle Laminierschritt erhöht die Zykluszeit und verringert die Ausbeute. Entscheiden Sie sich auf der Grundlage der Anzahl der Hochgeschwindigkeitssignale und der Dichte der Platine.

Back-Drilling Kosten

Back-Drilling erfordert zusätzliche Einrichtung und eine sekundäre Bohroperation. Es erhöht die Boardkosten um etwa 5-10%, kann aber die Signalqualität für Langstreckenkanäle dramatisch verbessern. Viele serielle Link-Spezifikationen (z. B. PCIe Gen5, Ethernet 25G) empfehlen Back-Drilling für alle Vias im kritischen Pfad. Arbeiten Sie mit Ihrem Fabrikhaus zusammen, um die erreichbare Back-Drill-Tiefentoleranz zu bestimmen und die Stummelfreiheit entsprechend anzupassen.

Ertrag und Zuverlässigkeit

Kleine Vias und hohe Aspektverhältnisse reduzieren die Ausbeuten durch Beschichtungshohlräume und Barrelrisse während des thermischen Zyklus. In hochzuverlässigen Anwendungen (Luft- und Raumfahrt, Automobil) vermeiden Sie kleinste Durchmesser, wenn sie nicht gefüllt sind. Für Prototypenläufe kann dies akzeptabel sein; für die Produktion wenden Sie sich an Ihren Fertigungspartner.

Schlussfolgerung

Die Optimierung der Signalqualität in Hochgeschwindigkeits-PCBs durch Platzierung ist eine multidimensionale Herausforderung. Sie erfordert ein tiefes Verständnis der elektrischen Parasiten, die durch Vias eingeführt werden, eine sorgfältige Auswahl von Via-Typ und Geometrie sowie eine vernünftige Anwendung von Platzierungsstrategien wie Bodennähen, Stummelentfernung und Vermeidung kritischer Pfade. Simulationen und Messungen validieren das Design vor der Herstellung, während das Wissen über die Fertigungsbeschränkungen sicherstellt, dass die theoretischen Verbesserungen in der Praxis realisierbar sind. Durch die Integration dieser Praktiken - vom ersten Stapel-up-Design bis zur endgültigen Überprüfung - können Ingenieure eine saubere Signalübertragung erreichen, EMI reduzieren und robuste, digitale Hochgeschwindigkeitssysteme liefern.

Weiterlesen