Die Entwicklung von Hochgeschwindigkeitssignal-Routing in mehrschichtigen Leiterplatten (PCBs) ist eine der anspruchsvollsten Aufgaben in der modernen Elektronik. Da Taktfrequenzen steigen und die Anstiegszeiten sinken, können selbst geringfügige Layoutfehler die Signalintegrität beeinträchtigen, elektromagnetische Störungen (EMI) erhöhen und Systemausfälle verursachen. Dieser Artikel bietet eine umfassende Reihe von Strategien – von der grundlegenden Layout-Disziplin bis hin zu fortschrittlichen Simulationstechniken –, die es Ingenieuren ermöglichen, die Hochgeschwindigkeitssignal-Routing in mehrschichtigen Leiterplatten zu optimieren. Das Ziel ist es, zuverlässige, produktionsfähige Designs zu erstellen, die Zeitränder, Impedanzziele und regulatorische Emissionsgrenzwerte erfüllen.

Grundlagen von Multi-Layer-PCB-Strukturen

Eine Mehrschicht-PCB besteht aus abwechselnd unter Wärme und Druck zusammenlaminierten Schichten aus leitfähigem Kupfer und isolierenden dielektrischen Materialien. Die Anzahl der Schichten liegt typischerweise zwischen vier und über dreißig, je nach Dichte und Leistungsanforderungen. Jede Schicht erfüllt eine bestimmte Funktion: Signalführung, Leistungsverteilung oder Erdungsreferenz. Die Anordnung dieser Schichten - der Stapel - beeinflusst direkt die Signalqualität.

Die Impedanz einer Spur hängt von ihrer Breite, ihrem Abstand zur nächsten Bezugsebene und der Dielektrizitätskonstanten des umgebenden Materials ab. Bei einer Mehrschichtplatte ist die Bezugsebene üblicherweise eine feste Masse- oder Leistungsebene auf einer benachbarten Schicht. Die Aufrechterhaltung einer gleichbleibenden Impedanz über den gesamten Weg ist wesentlich, um Reflexionen zu minimieren, die zu Klingel- und Zeitfehlern führen.

Um zu verstehen, warum Mehrschichtplatten für Hochgeschwindigkeitskonstruktionen bevorzugt werden, sollte der Rückstrompfad betrachtet werden. Bei hohen Frequenzen fließt der Rückstrom in der Ebene unmittelbar unter der Signalbahn, folgt dem gleichen Pfad, aber in die entgegengesetzte Richtung. Diese Nähe minimiert die Schleifenfläche und reduziert die abgestrahlten Emissionen. Ohne eine kontinuierliche Referenzebene muss der Rückstrom alternative Pfade finden, wodurch große Schleifen entstehen, die EMI ausstrahlen und die Signalqualität beeinträchtigen. Mehrschichtaufbau mit dedizierten Masseebenen gewährleistet niederohmige, kontinuierliche Rückpfade.

Die richtige Anzahl von Schichten auswählen

Die Anzahl der Schichten sollte sich nach Routingdichte, Signalgeschwindigkeit und Netzintegrität richten. Eine Vierschichtplatte mit einer Masseebene und einer Energieebene kann bei sorgfältiger Routingpraxis mäßig schnelle Designs (z. B. 100 MHz–1 GHz) unterstützen. Bei Signalen über 1 GHz oder bei dichtem BGA-Fanout sind sechs oder mehr Schichten typisch, mit mehreren Masseebenen, um das Übersprechen zu reduzieren und saubere Rückwege zu bieten. Jede zusätzliche Masseebene senkt die Schleifeninduktivität von Übergängen und hilft, empfindliche Signale abzuschirmen.

Zu den gängigen Stapelkonfigurationen gehören:

  • 4-Schicht: Top (Signal), Ground, Power, Bottom (Signal). Geeignet für Designs mit niedriger bis mittlerer Geschwindigkeit.
  • 6-Schicht: Signal, ground, signal, power, ground, signal. Bietet zwei vergrabene Signalschichten zwischen Ebenen zur besseren Isolation.
  • 8-Schicht oder mehr: Mehrere Bodenebenen, dedizierte Energieebenen und mehrere Signalschichten, die oft für digitale Hochgeschwindigkeitssysteme wie DDR-Speicher oder Gigabit-Ethernet verwendet werden.

Ingenieure sollten schon früh mit dem PCB-Hersteller zusammenarbeiten, um zu bestätigen, dass der Stapelaufbau die Impedanzziele und Fertigungskapazitäten erfüllt.

Strategische Planung für High-Speed Routing

Die Optimierung beginnt, bevor eine einzelne Spur gezeichnet wird. Erfolgreiches Highspeed-Routing erfordert eine Top-Down-Strategie, die die Platzierung der Komponenten, die Schichtzuordnung und die Routing-Reihenfolge umfasst. Die folgenden Prinzipien gelten unabhängig vom Signaltyp.

Priorisieren Sie kurze und direkte Routen

Jeder Millimeter der Spur fügt Verzögerung, Dämpfung und mögliche Rauschkopplung hinzu. Hochgeschwindigkeitsnetze wie Uhren, Differenzpaare und Speicherdatenleitungen müssen so kurz und gerade wie möglich geführt werden. Vermeiden Sie unnötige Mäanderungen; wenn Längenanpassung erforderlich ist (z. B. für DDR-Module), fügen Sie Serpentinensegmente nur in Bereichen mit niedriger Geschwindigkeit oder weniger kritischen Bereichen hinzu. Der kürzeste Weg minimiert die Ausbreitungsverzögerung und verringert das Risiko einer Signalverschlechterung durch dielektrische Verluste.

Layer Stack-Up Optimierung

Die Schichtstapelung ist die Grundlage für die Signalintegrität. Bei Hochgeschwindigkeitssignalen sind diese auf Schichten unmittelbar neben einer festen Masseebene zu platzieren. Diese Konfiguration, Mikrostreifen (äußere Schicht) oder Streifenleitung (innere Schicht), sorgt für eine enge Kopplung und eine vorhersagbare Impedanz. Vermeiden Sie das Routing von Hochgeschwindigkeitssignalen auf Schichten, die sich neben einer Leistungsebene befinden, wenn diese Ebene segmentiert oder verrauscht ist; verwenden Sie stattdessen Bodenebenen als Referenz. Bei Mixed-Signal-Boards wird der Stapel so aufgeteilt, dass analoge und digitale Abschnitte separate Erdinseln haben, die an einem einzigen Punkt miteinander verbunden sind, um Erdschleifen zu vermeiden.

Eine gut konzipierte Stapelung wird in symmetrischer Konstruktion hergestellt, um ein Verziehen während der Herstellung zu verhindern. Beispielsweise könnte eine sechsschichtige Platte folgende symmetrische Anordnung haben: Signal (oben), Masse, Signal, Signal, Masse, Signal (unten), die beiden inneren Signalschichten sind zwischen Bodenebenen eingeklemmt und bieten eine ausgezeichnete Abschirmung für die kritischsten Netze.

Effektiver Einsatz von Bodenflugzeugen

Eine durchgehende, ununterbrochene Bodenebene ist wohl das wichtigste Element im Entwurf von Hochgeschwindigkeits-PCBs.

  • Bereitstellen eines niederohmigen Rückpfades für hochfrequente Signale.
  • Reduzieren Sie die Loop-Fläche und die abgestrahlten Emissionen.
  • Sie wirken als Abschirmung zwischen benachbarten Signalschichten.
  • Wärme von Komponenten abziehen.

Wenn geteilte Ebenen unvermeidlich sind (z. B. zur galvanischen Trennung), muss das Signal über eine Brücke oder über ein Differentialpaar geleitet werden, das den Rückweg aufrechterhält. In der Praxis ist es besser, eine einzige Masseebene für alle digitalen und analogen Signale beizubehalten und bei der Platzierung der Komponenten eine physikalische Trennung (Luftspalte) zu verwenden, anstatt die Ebene selbst zu teilen.

Kontrollierte Impedanz

Bei Hochgeschwindigkeitssignalen muss die charakteristische Impedanz mit der Quelle und der Last übereinstimmen, d. h. typischerweise 50 Ω Single-ended oder 100 Ω Differential. Bei der Auslegung der gesteuerten Impedanz werden die Leiterbahnbreite, die Leiterbahndicke und die dielektrische Dicke auf die Bezugsebene eingestellt. Die Formel für eine Mikrostreifenleitung lautet:

Z0 = (87 / √(εr + 1.41)) * ln(5.98h / (0.8w + t))

wobei h die dielektrische Höhe, w die Spurbreite, t die Spurdicke und εr die relative Permittivität ist. Die Hersteller stellen Impedanzsteuerdaten auf der Grundlage ihrer Materialien bereit; fordern Sie immer einen kontrollierten Impedanztest-Coupon auf der Platine an und geben Sie die Zielimpedanz in den Herstellungshinweisen an. Verwenden Sie Simulationswerkzeuge, um zu überprüfen, ob der gewählte Stapel die gewünschte Impedanz mit Prozesstoleranzen erreicht.

Routingregeln für Hochgeschwindigkeitsnetze

Sobald die Stapelung und Impedanz definiert sind, müssen spezifische Routing-Regeln durchgesetzt werden, um die Signalqualität zu gewährleisten Die folgenden Richtlinien gelten für alle Hochgeschwindigkeitsnetze, wobei auf Differentialpaare, Uhren und Busse besonderes Augenmerk gelegt wird.

Trace Spacing und Crosstalk Prävention

Übersprechen tritt auf, wenn elektromagnetische Felder von einer Spur eine Spannung auf einer benachbarten Spur induzieren. Die Kopplung ist kapazitiv (elektrisches Feld) und induktiv (magnetisches Feld). Um Übersprechen zu minimieren, ist eine Trennung zwischen Spuren von mindestens der dreifachen dielektrischen Höhe über der Bezugsebene (3-fache Regel) beizubehalten. Bei kritischen Signalen ist der Abstand auf 5 x oder 10 x zu erhöhen. Außerdem ist es zu vermeiden, parallele Hochgeschwindigkeits-Spuren über große Entfernungen zu führen. Ist Parallelität unvermeidlich, so ist eine Masse-Spur zwischen ihnen einzufügen.

Bei Bussen, die mit hohen Datenraten arbeiten (z. B. DDR4, LVDS), gruppieren sie Signale auf derselben Schicht und weisen ihnen eine spezielle Bodenebene zu. Diese Technik, bekannt als "Routing über einen festen Boden", begrenzt die Felder und reduziert das Übersprechen zwischen Gruppen.

Durch Minimierung und Optimierung

Die Via-Induktivität ist proportional zu ihrer Länge (dem Abstand zwischen den Schichten) und umgekehrt zum Via-Durchmesser. Ein typisches Durchgangsloch-Durchgangsloch in einer Mehrschichtplatte fügt etwa 1-2 nH Induktivität und 0,3-0,5 pF Kapazität hinzu. Bei Frequenzen oberhalb von 1 GHz können diese Parasiten erhebliche Impedanzsprünge und Rückführungsverluste verursachen.

Um die Auswirkungen zu minimieren:

  • Verwenden Sie die minimale Anzahl von Vias: Route kritische Signale auf einer Ebene, wenn möglich.
  • Halten Sie über Stub Länge kurz: Back-drill ungenutzt über Fässer oder verwenden Sie vergraben / blind Vias für Übergänge zwischen benachbarten Schichten.
  • Ortsmasse vias in der Nähe von Signal vias: Für differentielle Paare, Platzieren Sie Masse vias neben dem Signal vias, um einen Rückweg mit niedriger Induktivität bereitzustellen.
  • Optimieren über Geometrie: Erhöhen Sie die Größe des Via-Pads und die Antipad-Freigabe, um die Impedanz abzustimmen. Einige fortschrittliche Designs verwenden Mikrovias oder lasergebohrte Vias für Ultra-High-Speed-Signale.

Differentialpaar-Routing

Die differentielle Signalisierung wird in Hochgeschwindigkeitsschnittstellen (USB, HDMI, PCIe, Ethernet) häufig verwendet, da sie eine höhere Störfestigkeit und eine geringere EMI bietet.

  • Gleich lang: Längenfehlanpassung verursacht Schieflage, was die Gleichtakt-Abweisung reduziert. Halten Sie die Fehlanpassung innerhalb von 1/10 der Signalanstiegszeit (z. B. 5 ps Schieflage für eine Anstiegszeit von 50 ps).
  • Konsistenter Abstand: Der Abstand zwischen den Paaren bestimmt die differentielle Impedanz. Halten Sie entlang der gesamten Route einen konstanten Abstand aufrecht. Vermeiden Sie nach Möglichkeit wechselnde Schichten; ein Via-Übergang kann die Kopplung stören.
  • Verringern Sie Biegungen: Verwenden Sie sanfte Bögen oder abgeschrägte Ecken anstelle von 90°-Biegen. Jede Biegung erzeugt eine Impedanz-Diskontinuität und erhöht die Längen-Unstimmigkeit.
  • Trennung von anderen Signalen: Halten Sie mindestens die 5fache dielektrische Höhe zwischen einem Differentialpaar und anderen Netzen, um eine Kopplung zu vermeiden.

Bei Konstruktionen, die eine Längenabstimmung erfordern (z. B. Schlangenabschnitte für die zeitliche Ausrichtung), ist die Schlange in dem Bereich hinzuzufügen, in dem das Paar weniger kritisch ist, z. B. in der Nähe der Quelle oder des Zielorts, und die Kurven graduell zu halten.

Handhabung von Bussen: Daten, Adresse und Uhr

Busse wie DDR-Speicher oder Parallelbusse erfordern eine sorgfältige zeitliche Abstimmung zwischen mehreren Netzen.

  • Uhrsignale müssen von Datenleitungen isoliert werden, um Übersprechen zu verhindern. Routenuhren auf der Schicht neben der Erde, mit ihren eigenen Bodendurchkontaktierungen an jedem Ende. Halten Sie Taktspuren von mindestens 20 mil von anderen Netzen.
  • Datengruppenlängenübereinstimmung: Alle Signale in einer Byte-Spur sollten übereinstimmende Ausbreitungsverzögerungen haben.
  • Termination: Serienwiderstände, Parallelwiderstände oder aktive Terminierungen können erforderlich sein, um die Impedanz anzupassen und Reflexionen zu absorbieren.

Fortgeschrittene Techniken für extrem schnelle Designs

Bei Signalen über 10 Gbps oder für HF-Anwendungen werden die üblichen FR-4-Dielektrikumsverluste inakzeptabel.

Verlustarme dielektrische Materialien

FR-4 hat einen hohen Verlustfaktor (tan δ ≈ 0,02), der bei Mehr-GHz-Frequenzen eine signifikante Dämpfung verursacht. Alternative Materialien wie die Rogers RO4000-Serie, Isola IS620 oder Panasonic Megtron 6 bieten einen geringeren Verlust (tan δ < 0,005) und stabilere Dielektrizitätskonstanten. Diese Materialien werden häufig für Hochgeschwindigkeits-Backplanes, HF-Platten und Mikrowellenschaltungen verwendet. Der Kompromiss ist höhere Kosten und möglicherweise unterschiedliche Verarbeitungsanforderungen, also konsultieren Sie den Hersteller frühzeitig.

Serpentine und Trombone Länge Matching

Wenn die Anforderungen an die Längenabstimmung den verfügbaren Platz überschreiten, werden Schlangenspuren (Rückschaltmuster) oder Posaunenlayouts (Verlängerung der Spur nach außen und zurück) verwendet.

  • Halten Sie die Amplitude klein (weniger als 20 mil) und die Tonhöhe (Mitte-zu-Mitte-Abstand) mindestens dreimal so breit wie die Spur, um eine gegenseitige Kopplung innerhalb der Serpentine zu vermeiden.
  • Die erforderliche Verzögerung wird mit genügend Segmenten erreicht, ohne die Impedanztoleranz zu überschreiten.
  • Bei differenziellen Paaren sollten Sie beide Spuren symmetrisch oder nur die kürzere Spur mit Serpentin versehen, um sicherzustellen, dass die hinzugefügte Länge identisch ist.

Power Integrity Überlegungen

Hochgeschwindigkeitsschaltströme erzeugen Rauschen in Stromverteilungsnetzen (PDN). Ein großer transienter Strom, der aus der Stromversorgung gezogen wird, kann Spannungsabfall und Jitter verursachen. Um dies zu mildern, werden dedizierte Leistungsebenen mit mehreren Entkopplungskondensatoren verwendet, die in der Nähe von Leistungspins platziert sind. Die Kondensatoren sollten eine niedrige äquivalente Serieninduktivität (ESL) haben und so angeordnet sein, dass sie bestimmte Frequenzbereiche anvisieren. Die Simulation der PDN-Impedanz mit SPICE oder elektromagnetischen Solvern wird für Designs über 1 GHz empfohlen. Zum Beispiel kann Ansys SIwave Power-Plane-Resonanzen und Stromdichte modellieren.

Rückfahrt über Stitching

Wenn ein Hochgeschwindigkeitssignal über ein Signal via Schichten wechselt, muss der Rückstrom auch Referenzebenen schalten. Wird eine Masse Via nicht nahe (typischerweise innerhalb von 100 mil) an der Signal Via platziert, findet der Rückstrom einen längeren Weg durch die Planebenenkapazität, wodurch eine Schleife entsteht, die EMI abstrahlt und die Signalqualität verschlechtert. Die Lösung besteht darin, eine Masse Via neben dem Signal via - oft direkt daneben (möglichst durch das gleiche Thermopad) zu platzieren. Bei Differentialpaaren mindestens zwei Masse Vias symmetrisch um die Signal Vias zu platzieren. Diese Technik wird als Stitching oder Schirmung bezeichnet.

Simulation, Validierung und Testen

Selbst die sorgfältigsten Routing-Richtlinien können kein funktionierendes Design ohne Simulation und physische Tests garantieren.

Pre-Layout-Simulation

In der Konzeptphase ist der gesamte Signalpfad (Treiber, PCB-Trace, über Modell und Empfänger) mit einem Schaltungssimulator (z. B. HyperLynx, ADS oder SPICE) zu simulieren, wobei diese Simulation Impedanzfehlanpassungen, Übersprechpegel und Zeitränder aufdecken kann, die Trac-Breite, die Stapelung und die Terminierungswerte anpassen kann, bevor sie sich zum Layout verpflichten.

Nachlagssimulation

Nach dem Routing die PCB-Geometrie extrahieren und ein 3D-elektromagnetisches Modell kritischer Netze erzeugen. Vollwellenlöser (z. B. HFSS, CST oder SIwave) liefern genaue Ergebnisse für s-Parameter, Augendiagramme und TDR-Antworten (Time-Domain Reflektometrie). Suchen Sie nach Impedanzeinbrüchen oder -spitzen, übermäßigem Klingeln und Augenschluss. Iterieren Sie das Layout, bis das simulierte Augenmuster die erforderliche Maske erfüllt.

Herstellung und Prüfung

Fordern Sie vom PCB-Hersteller Impedanzprüfcoupons auf dem Panel an; verwenden Sie ein Zeitbereichsreflektometer, um die tatsächliche Impedanz dieser Coupons zu messen und mit dem Design zu korrelieren; führen Sie nach der Montage Hochgeschwindigkeitssignalprüfungen mit einem Oszilloskop und einer aktiven Sonde durch, prüfen Sie Anstiegszeiten, Überschwingen und Jitter; messen Sie nach Möglichkeit abgestrahlte Emissionen in einer halbanchoischen Kammer, um die EMI-Konformität zu bestätigen.

Ein gründliches Verständnis dieser Testmethoden ist von wesentlicher Bedeutung. Ressourcen wie IEEE liefern Papiere über Hochgeschwindigkeitsmesstechniken. Darüber hinaus enthalten Design-Referenzhandbücher von FPGA und Speicheranbietern oft Beispiellayouts und Simulationsdaten, die für die reale Implementierung von unschätzbarem Wert sind.

Schlussfolgerung

Die Optimierung des High-Speed-Signal-Routings in Multi-Layer-Platinen erfordert einen disziplinierten Ansatz, der mit der Stapelplanung beginnt und durch Simulation und Testen fortgesetzt wird. Durch die Priorisierung kurzer, direkter Routen, die Aufrechterhaltung kontinuierlicher Bodenebenen, die Kontrolle der Impedanz und die Minimierung durch Diskontinuitäten können Ingenieure eine ausgezeichnete Signalintegrität auch bei Multi-Gigabit-Geschwindigkeiten erreichen. Fortgeschrittene Techniken wie Materialien mit geringem Verlust, Disziplin für Differenzpaare und Energieintegritätssimulation erweitern die Leistungsgrenzen. Die Investition in sorgfältiges Design und Validierung zahlt sich in First-Pass-Erfolg und zuverlässige Endprodukte aus. Da die Datenraten weiter steigen, wird die Beherrschung dieser Strategien nicht nur ein Vorteil, sondern eine Notwendigkeit.