Verständnis der PCB-Substratdicke

Das Leiterplattensubstrat dient als mechanisches Rückgrat und elektrischer Isolator für alle montierten Komponenten und Kupferbahnen. Seine Dicke - typischerweise in Tausendstel Zoll oder Millimeter gemessen - beeinflusst direkt die Signalintegrität, die Leistungsabgabe, das Wärmemanagement und die mechanische Robustheit. Während die branchenübliche 1,6-mm-Platine (62 mil) für unzählige niederfrequente Verbraucherprodukte standardmäßig verwendet wird, müssen Ingenieure, die an Hochgeschwindigkeits-Digital-, HF-, Leistungselektronik oder rauen Umgebungsdesigns arbeiten, eine bewusste Wahl treffen. Die Wahl der falschen Dicke kann zu Impedanzfehlanpassungen, übermäßigem Spannungsabfall, mechanischem Riss oder thermischem Durchlaufen führen. Dieser Artikel bietet einen systematischen Rahmen, um die Substratdicke an Ihre spezifischen Signal- und Leistungsanforderungen anzupassen.

Kernmaterialeigenschaften, die mit der Dicke interagieren

Dielektrische Konstante (Dk) und Verlusttangente (Df)

Die Dicke ist kein isolierter Parameter; sie arbeitet mit der Dielektrizitätskonstante (Dk) und dem Dissipationsfaktor (Df) des Substrats zusammen, um die charakteristische Impedanz von Übertragungsleitungen zu bestimmen. Bei gegebenem Kupfergewicht und einer bestimmten Leiterbahnbreite ergibt ein dünneres Substrat eine geringere Impedanz (weil die Leiterbahn näher an der Referenzebene liegt). Digitale Hochgeschwindigkeitsschnittstellen wie DDR5, PCIe Gen5 oder 100 GbE erfordern eine kontrollierte Impedanz (z. B. 50 Ω Single-ended, 85 Ω oder 100 Ω Differential). Die Änderung der Substratdicke um 0,2 mm kann die Impedanz um mehrere Ohm verschieben. Daher müssen Materialdatenblätter von Anbietern wie Rogers Corporation oder Ventec zusammen mit der Kerndicke konsultiert werden.

Wärmeausdehnungskoeffizient (CTE)

Dickere Substrate haben oft eine höhere Durchgangsebene CTE (Z-Achsen-Expansion), die während des thermischen Zyklus plattierte Durchgangslöcher und Vias belasten kann. Bei Platten mit breiten Temperaturschwankungen - Auto-Unterhaubenelektronik, Luft- und Raumfahrt oder Hochleistungs-LED-Treiber - kann ein dickerer Kern Materialqualitäten mit niedrigerem CTE erfordern (z. B. High-Tg FR-4, Polyimid oder Keramik gefüllte Laminate). Das Verhältnis von Substratdicke zu Kupfergewicht beeinflusst auch, wie gut die Platine nach dem Reflow-Löten verzugssicher ist.

Wärmeleitfähigkeit

Die Fähigkeit des Substrats, Wärme von Leistungskomponenten abzuführen, hängt invers mit der Dicke (für ein bestimmtes Material) zusammen. Standard FR-4 hat eine schlechte Wärmeleitfähigkeit (~0,3 W/m·K). Für Hochstrom- oder Hochleistungsanwendungen verwenden Designer oft eine dünnere dielektrische Schicht über einem Metallkern (IMS-Platten) oder wählen wärmeleitende Prepregs. Wenn die Platte jedoch aus mechanischen Gründen dick sein muss, werden thermische Vias und Kupferebenen zur Wärmeverteilung unerlässlich. Die Dicke des Dielektrikums zwischen einem Leistungskomponentenpad und einer internen Kupferebene bestimmt direkt den Wärmewiderstand pro Via oder via Cluster.

Überlegungen zur Signalintegrität

Hochfrequenz und High-Speed Digital

Bei Frequenzen oberhalb von 1 GHz oder Flankenraten unterhalb von 100 ps verhält sich das Substrat wie eine verteilte Übertragungsleitung. Dünnere Substrate verringern die Höhe des Dielektrikums zwischen Signalschicht und Referenzebene, wodurch die Impedanz für eine gegebene Leiterbahnbreite gesenkt wird. Um eine Zielimpedanz aufrechtzuerhalten (sagen wir 50 Ω), kann ein Konstrukteur entweder die Leiterbahnbreite einstellen oder die Substratdicke ändern. Ein dünneres Substrat ermöglicht schmalere Leiterbahnen, was Platz für die Platine spart, aber den Widerstandsverlust erhöht und die Spurbreitentoleranzen kritischer macht. Umgekehrt erhöht ein dickeres Substrat die Impedanz und erfordert breitere Leiterbahnen für die gleiche Impedanz und verbraucht mehr Routing-Bereich.

Ein weiterer kritischer Effekt ist der Skin-Effekt-Verlust. Bei Multi-Gigahertz-Frequenzen drängt sich der Strom auf die Leiterbahnoberflächen. Ein dickeres Dielektrikum reduziert die kapazitive Kopplung an die Ebene, so dass der Rückstrompfad weniger effizient wird, was die Schleifeninduktivität und das Übersprechen erhöht. Deshalb werden bei vielen Hochgeschwindigkeitskonstruktionen Kerne von 0,1 mm bis 0,2 mm (4-8 mils) für die Signalschichten verwendet, die der Erde am nächsten liegen, während Leistungsebenen auf dickeren Kernen weiter entfernt platziert werden können.

Impedanzkontrolle und Stackup-Planung

Ein mehrschichtiger Leiterplattenstapel besteht typischerweise aus Kernen und Prepregs mit unterschiedlichen Dicken. Die Prepregdicke zwischen Signal und Referenzebene bestimmt die gesteuerte Impedanz. Hersteller können die Prepregdicke nur in diskreten Schritten einstellen (gemeinsame Werte: 0,1 mm, 0,2 mm, 0,4 mm usw.). Es ist wichtig, mit den von Ihrem gewählten Hersteller gewählten Prepregdicken zu arbeiten und Impedanzsteuercoupons auf dem Panel einzubauen. Der IPC-2141A-Standard bietet eine Designführung, die tatsächlichen Stapeloptionen variieren jedoch je nach Shop. Simulieren Sie den Stapel mit einem Feldlöser-Tool (z. B. HyperLynx, Polar Si9000), bevor Sie sich auf eine Dicke festlegen.

Power Integrity und Current Handling

Kupferdicke vs. Substratdicke

Die Stromtragfähigkeit ist in erster Linie eine Funktion der Kupferquerschnittsfläche (Spurbreite × Kupfergewicht), nicht der Substratdicke. Das Substrat beeinflusst jedoch, wie viel Wärme von der Leiterbahn abgeleitet werden kann. Bei gegebener Leiterbahnbreite und -strom wird ein dünneres Substrat (bei gleichem Kupfergewicht) heißer laufen, wenn die Platine auf Oberflächenkonvektion setzt, da der Wärmeweg zu einer internen Kupferebene kürzer ist. Eine sehr dünne Platine hat jedoch möglicherweise nicht genug Steifigkeit, um schwere Bauteile oder Steckverbinder zu tragen. In Stromverteilungsnetzen stellt die Substratdicke zwischen der Strom- und Masseebene die Plankapazität ein. Dünneres Prepreg zwischen Strom-/Erdungsschichten erhöht die Interebenenkapazität, was hochfrequentes Rauschen auskoppeln kann - eine wichtige Überlegung für schnell schaltende digitale Lasten.

Hochaktuelle Flugzeuge und thermische Schichten

Bei Leistungselektroniken (Batteriemanagementsysteme, Motortreiber, DC-DC-Wandler) wird der niedrigste Widerstandspfad durch dickes Kupfer (2 oz, 3 oz oder sogar 4 oz) erreicht, anstatt durch Verdünnung des Substrats. Das Substrat muss jedoch dick genug sein, um ein Abblättern der Kupferschicht unter thermischer Belastung zu verhindern. Eine typische Richtlinie besteht darin, die dielektrische Dicke für eine zuverlässige Kaschierung mindestens gleich der Kupferdicke zu halten. Beispielsweise sollte eine 3 oz Kupferschicht (≈ 4,2 mil dick) auf einem Dielektrikum von mindestens 4-5 mil sitzen. Im Extremfall greifen Designer auf eingebettete Kupfermünzen oder Metallkern-PCB-Konstruktionen (MCPCB) zurück, bei denen die Substratdicke von der Metallbasis dominiert wird.

Mechanische und Fertigungsbeschränkungen

Board Steifigkeit und Komponentenunterstützung

Dickere Platten sind von Natur aus steifer, wodurch ein Biegen während der Montage oder Vibrationen im Feld verhindert wird. Steckverbinder, Relais und große BGA-Pakete können Biegemomente hervorrufen, die bei zu dünner Platte Lötverbindungen oder Spuren reißen. Umgekehrt werden dünne Platten (0,4–0,8 mm) in tragbaren Geräten, Kartenkantenanwendungen oder mehrschichtigen Flex-Rigid-Designs verwendet, bei denen Flexibilität gewünscht wird. Der mechanische Lastfall muss analysiert werden: Eine 1,6 mm FR-4-Platine unterstützt eine Stecker-Klemmkraft viel besser als eine 0,8 mm-Platine.

Bohraspekt-Verhältnis und über Zuverlässigkeit

Das Aspektverhältnis (Platinendicke geteilt durch Bohrerdurchmesser) ist eine wichtige Fertigungsgrenze. Durch das herkömmliche mechanische Bohren können zuverlässig Aspektverhältnisse bis etwa 12:1 erreicht werden. Für eine 1,6 mm Platine bedeutet dies einen minimalen Lochdurchmesser von ~0,13 mm (5 mil). Dickere Platinen (3,2 mm) erfordern proportional größere Vias oder teureres Laserbohren für Mikrovias. Hohe Aspekt-Verhältnis-Vias sind schwerer gleichmäßig zu plattieren, was zu dünnerem Kupfer in der Mitte und potenziellen Zuverlässigkeitsausfällen führt. Wenn Ihr Design viele kleine Vias in einem dicken Substrat erfordert, sollten Sie eine sequentielle Laminierung (Aufbau) oder die Verwendung von gefüllten / plattierten Mikrovias in dünneren dielektrischen Schichten auf den äußeren Schichten in Betracht ziehen.

Registrierung und Layer-to-Layer Alignment

Mit zunehmender Substratdicke wächst die kumulative Dimensionsabweichung von Kern-zu-Kern-Lamination. Dies kann zu Fehlregistrierungen zwischen den Schichten führen, insbesondere bei feinen BGA mit einer Steigung von ≤ 0,4 mm. Dicke Platten können auch längere Aushärtungszyklen erfordern, was das Risiko von Harzmangel oder Hohlräumen erhöht. Konsultieren Sie immer die Fähigkeitsmatrix Ihres Herstellers für Dickenbereiche und Toleranzen, bevor Sie den Stapelaufbau abschließen.

Standarddickenbereiche und ihre typischen Verwendungen

Thickness (mm / mil)Common ApplicationsNotes
0.4 mm / 16 milUltra‑thin wearables, smart cards, flex‑rigid transition zonesOften requires rigidizer; limited copper weight
0.8 mm / 31 milHigh‑density consumer, small IoT modules, thin mobile devicesGood for impedance control with fine traces
1.0 mm / 39 milThin profile, low‑profile connectorsIntermediate stiffness; common in four‑layer boards
1.6 mm / 62 milGeneral‑purpose, through‑hole, low‑to‑mid‑speed digitalDefault for most fabrication houses; good mechanical strength
2.0 mm / 79 milHigher current, heavier components, industrial controlImproved stiffness; may need larger drill sizes
3.2 mm / 125 milPower electronics, backplanes, high‑vibration environmentsRequires careful thermal management; limited layer count

Auswahl der Dicke nach Anwendungstyp

High-Speed Digital (≥1 Gbps)

Verwenden Sie das dünnste Prepreg, das Ihr Hersteller für das Signal-zu-Referenz-Paar anbietet - typischerweise 0,1 bis 0,2 mm (4 bis 8 mil). Dadurch werden Spurenbreiten für 50 Ω überschaubar (0,1 bis 0,2 mm) und die Strahlung reduziert. Platzieren Sie Strom- und Masseebenen auf dickeren Kernen (0,4 bis 0,6 mm) für die strukturelle Unterstützung und zur Minimierung der Planeninduktivität. Die Gesamtdicke der Platine beträgt normalerweise 1,2 bis 1,6 mm, kann aber für kompakte Designs dünner sein.

HF und Mikrowelle (≥1 GHz)

Verlustarme Laminate (Rogers 4000 Serie, PTFE Composite) haben Standarddicken von 0,127 mm (5 mil) bis 0,762 mm (30 mil). Dünnere Substrate ergeben geringere Verluste durch Verringerung der Ausbreitung der dielektrischen Mode. Die mechanische Stabilität erfordert jedoch einen dickeren Kern in Hybrid-Stapups (z. B. 0,254 mm HF-Material, das über 0,8 mm FR-4 kaschiert ist). Immer simulieren Sie den effektiven Dk bei Ihrer Zielfrequenz; der tatsächliche Dk variiert mit Dicke und Harzgehalt.

Leistungselektronik (≥10 A kontinuierlich)

Für noch höhere Stromstärken ist ein isoliertes Metallsubstrat (IMS) zu berücksichtigen, bei dem das Dielektrikum eine dünne (0,05–0,1 mm) wärmeleitende Schicht über einer Aluminium- oder Kupferbasis ist. Die Gesamtsubstratdicke wird von der Metallbasis (1,0–3,0 mm) dominiert. Die thermische Simulation ist obligatorisch, um sicherzustellen, dass die Temperatur des Übergangs unter den Bauteilgrenzen bleibt.

Mixed-Signal Designs

Bei der Kombination empfindlicher analoger oder HF-Abschnitte mit Hochgeschwindigkeits-Digital auf derselben Platine nach Möglichkeit getrennte Dickenzonen einplanen. Verwenden Sie einen dickeren Kern für den Leistungsabschnitt und dünneres Prepreg für die digitalen/HF-Signale. Trennen Sie die Masseebene und stellen Sie Nahtdurchkontakte bereit, um einen niederohmigen Rückweg aufrechtzuerhalten. Vermeiden Sie es, Hochstromschleifen direkt unter empfindlichen Signalschichten zu platzieren, wenn das Zwischenschichtdielektrikum sehr dünn ist (<0,2 mm), um eine magnetische Kopplung zu verhindern.

Praktische Schritte zur Dickenauswahl

  1. Definieren Sie elektrische Anforderungen: Bestimmen Sie die maximale Betriebsfrequenz, die Zielimpedanz(en), den Strom pro Spur und die zulässigen Spannungsabfälle.
  2. Identifizieren Sie mechanische Einschränkungen: Umhüllen Sie Abmessungen, Bauteilhöhen, Steckverbinder-Gegenkräfte und Vibrations-/Schockspezifikationen.
  3. Select material grade and copper weight: Choose a FR‐4 with appropriate Tg (z.B. 170 °C for automotive) or a specialty laminate. Beachten Sie, dass höheres Kupfergewicht (≥2 oz) oft einen dickeren Kern/Prepreg erfordert, um Delamination zu verhindern.
  4. Entwerfen Sie einen vorläufigen Stapelaufbau: Verwenden Sie die Standardkern- und Prepregdicken Ihres Herstellers. Legen Sie kritische Signalschichten auf dünnen Prepregs (0,1–0,2 mm) über durchgehenden Bodenebenen. Verwenden Sie dickere Kerne für Referenzinseln oder Stromverteilung.
  5. Impedanz und Übersprechen simulieren: Führen Sie 2D- oder 3D-Feldlöser aus, um zu überprüfen, ob die Spurbreiten und der Abstand die Impedanzziele erfüllen.
  6. Bewerten Sie die thermische Leistung: Geschätzte Verlustleistung pro Komponente und verwenden Sie thermische Modellierung (stationär oder transient), um die Hotspot-Temperaturen zu überprüfen.
  7. Konsultieren Sie den PCB-Hersteller: Geben Sie den Stapel an und fragen Sie nach Fähigkeitsbestätigungen - Bohrseitenverhältnis, minimaler Ringring, Schichtregistrierungstoleranz und maximale Dicke für die gewählte Schichtanzahl.
  8. Prototyp und Test: Bauen Sie ein Testfahrzeug mit der gewählten Substratdicke und Messimpedanz (TDR), Spannungsabfall, Temperaturanstieg und mechanischer Ablenkung.

Häufige Fallstricke zu vermeiden

  • Blindly using 1.6 mm for everything. Obwohl es bequem ist, kann es für hochfrequente RF zu dick sein (verursacht höhere Verluste) oder zu dünn für Hochstrom (verursacht übermäßigen Temperaturanstieg).
  • Das Prepreg-Dicke-Angebot ignorieren. Hersteller führen bestimmte Prepreg-Dicke auf Lager; die Verwendung einer nicht standardmäßigen Dicke kann lange Vorlaufzeiten oder höhere Kosten verursachen.
  • Die Wirkung der Lötmaske überblickend. Lötmaske fügt auf jeder Seite etwa 0,03 mm (1 mil) hinzu, was die Impedanz leicht verändern kann, wenn die Maske gekoppelte Leitungen bedeckt.
  • Vernachlässigung der IPC‐6012-Anforderungen. Luft- und Raumfahrt, Medizin und Militär müssen bestimmte Dickentoleranzen und Qualifikationstests erfüllen.

Fallbeispiel: Automotive Radar Module

Ein 77 GHz Radarmodul benötigt verlustarmes Material (Rogers RO3003, Dk = 3,0, Verlust tan = 0,0013) mit einer Substratdicke von 0,127 mm (5 mil) um eine 50 Ω Mikrostreifenleitungsbreite von etwa 0,3 mm zu erreichen. Das Modul enthält auch eine Power-Management-Sektion, die 3 A bei 5 V liefert. Um eine zu dünne Platine zu vermeiden (die sich unter Vibrationen biegen würde), wird das Dielektrikum auf einen 0,8 mm FR-4-Kern mit thermischen Vias unter den Leistungskomponenten laminiert. Die Gesamtdicke endet bei etwa 1,05 mm, was ein vernünftiger Kompromiss zwischen HF-Leistung und mechanischer Robustheit ist. Der Stapel wurde simuliert und dann mit einem Coupon-Test validiert.

Schlussfolgerung

Die Wahl der geeigneten Leiterplattensubstratdicke ist eine mehrdimensionale Entscheidung, die die Signalintegrität, die Leistungsabgabe, die thermische Leistung, die mechanischen Einschränkungen und die Herstellbarkeit berücksichtigen muss. Keine einzelne Dicke passt für alle Anwendungen. Durch die methodische Bewertung der elektrischen und mechanischen Anforderungen Ihrer Schaltung, die Simulation des Stapels und die enge Zusammenarbeit mit Ihrem Leiterplattenhersteller können Sie eine Dicke erzielen, die zuverlässige, leistungsstarke Ergebnisse liefert. Der zusätzliche Vorlauf-Engineering-Aufwand zahlt sich aus, indem Prototyp-Respins, Feldausfälle und Time-to-Market reduziert werden. Weitere Referenzen finden Sie in IPC-Standards wie IPC-2221 (Generic Design) und IPC-4101 (Basismaterialien) und Materialdatenblätter von großen Laminatlieferanten.