Differentialpaare verstehen

Ein Differentialpaar ist eine aus zwei Leitern bestehende ausgewogene Übertragungsleitung, die Signale gleicher Amplitude und entgegengesetzter Polarität trägt. Der Empfänger erkennt die Spannungsdifferenz zwischen den beiden Leitungen und nicht die Spannung in Bezug auf Masse. Diese Architektur bietet eine inhärente Gleichtaktunterdrückung, wodurch die differentielle Signalisierung sehr immun gegen externe Störgeräusche und Stromschwankungen ist. Zu den wichtigsten Anwendungen gehören USB 2.0/3.0, PCI Express, HDMI, DisplayPort, Gigabit Ethernet und LVDS-Schnittstellen.

Vorteile von Differential Signaling

  • Rauschimmunität: Jedes in beide Leiter gleichermaßen eingekoppelte Rauschen (Common-Mode-Rausch) wird am Empfänger aufgehoben.
  • Reduzierte Emissionen: Die entgegengesetzten Ströme erzeugen Magnetfelder, die sich gegenseitig aufheben und elektromagnetische Störungen (EMI) senken.
  • Untere Spannungsschwankungen: Differenzsignale können kleinere Spannungsschwankungen verwenden (z. B. 350 mV für LVDS), wodurch der Stromverbrauch reduziert wird.
  • Höhere Datenraten: Die Rauschunterdrückung ermöglicht einen zuverlässigen Betrieb bei Geschwindigkeiten von mehreren Gigabit.

Impedanzkonzept: Ungerade und Differential Impedanz

Differenzialimpedanz (Zdiff ist die Impedanz, die ein differenzielles Signal entlang des Paares sieht. Sie ist typischerweise doppelt so hoch wie die Impedanz im ungeraden Zustand (Zodd, wenn die Leiterbahnen fest miteinander gekoppelt sind. USB 3.0 erfordert z. B. Zdiff = 90 Ω ±15%, während HDMI 100 Ω ±15% spezifiziert. Das Erreichen dieser Werte hängt von der Leiterbahnbreite, Kupferdicke, dielektrische Höhe, Dielektrizitätskonstante (εr und dem Abstand zwischen den beiden Leiterbahnen ab. Immer die Protokollspezifikation für Zielimpedanzwerte konsultieren.

Übertragungsleitungstheorie für Differenzialpaare

Signale hoher Geschwindigkeit verhalten sich wie elektromagnetische Wellen, die sich auf Übertragungsleitungen bewegen, wobei das Ignorieren von Übertragungsleitungseffekten zu Reflexionen, Klingeln und Datenfehlern führt. Differenzpaare werden zweckmäßigerweise als gekoppelte Übertragungsleitungen mit gegenseitiger Induktivität und Kapazität modelliert.

Schlüsselparameter

  • Eigenschaftsimpedanz (Z0): Die Impedanz einer einzelnen Spur relativ zur Bezugsebene, typischerweise 50 Ω Single-ended.
  • Odd-Mode-Impedanz (Zodd): Die Impedanz eines Leiters, wenn er differentiell angetrieben wird, wobei die Kopplung mit dem anderen Leiter berücksichtigt wird.
  • Even-Mode-Impedanz (Zeven): Die Impedanz, wenn beide Leiter die gleiche Spannung tragen (gemeinsamer Modus).
  • Krossstalkkoeffizient: Bestimmt durch den Abstand zwischen den Spuren. Engere Kopplung (engerer Abstand) erhöht die gegenseitige Induktivität und Kapazität, wodurch Zodd und Zdiff für die gleiche Spurbreite reduziert wird.

Common-Mode Filterung und Rücklaufstrom

In der Praxis führen Asymmetrien zu Gleichtaktströmen, die einen niederohmigen Rückweg erfordern. Eine feste Masseebene neben den Signalschichten ist wesentlich, um die Gleichtaktimpedanz zu steuern und EMI zu verhindern. Beim Führen von Differenzpaaren über geteilte Ebenen oder Lücken wird der Rückstrom gezwungen, einen Umweg zu nehmen, wodurch Induktivität und Gleichtaktrauschen entstehen.

Designprinzipien für Differential Routing

Längenanpassung (Skew Control)

Die akzeptable Verdrehung hängt von der Bitperiode ab. Für 10 Gbps (100 ps Bitperiode) ist eine allgemeine Regel, dass die Längenanpassung innerhalb des Paares und über mehrere Paare in einem Bus (z. B. PCIe-Lasen) erfolgen sollte. Es ist eine Serpentinenabstimmung zu verwenden, um die Längen zu erreichen, aber die Abstimmsegmente kurz und symmetrisch zu halten, um Impedanzsprünge zu vermeiden.

Einheitlicher Abstand und Kopplung

Die Abstandsänderungen bewirken abrupte Impedanzänderungen, die zu Reflexionen führen. Der Abstand wird typischerweise auf das 2-3fache der dielektrischen Höhe für ein gegebenes Impedanzziel eingestellt. Bei Verwendung von Via-Übergängen sollte der gleiche Rand-zu-Kanten-Abstand durch den Via-Antipad-Bereich beibehalten werden. Wenn sich das Paar trennen muss (z. B. um eine große Komponente oder ein Via zu durchlaufen), sollte der Divergenzabstand kurz gehalten und die Spuren sofort wieder gekoppelt werden.

Kontrolliertes Impedanz-Stackup

Arbeiten Sie mit Ihrem PCB-Hersteller, um die erforderliche Differenzimpedanz zu erreichen.

  • Spurenbreite (w): Breitere Spuren niedriger Impedanz; schmalere Spuren erhöhen Impedanz.
  • Spurenabstand (s):Spurenabstand senkt Zdiff; breiterer Abstand erhöht ihn.
  • Dielektrikum Höhe (h): Dickeres Dielektrikum erhöht die Impedanz; dünner senkt sie.

Verwenden Sie einen Feldlöser, der in Ihr EDA-Tool integriert ist (z. B. Altium, Cadence Allegro, KiCad) oder eigenständige Software wie Polar Instruments, um die Abmessungen vorzuberechnen. Geben Sie eine Toleranz von ±10% für die Zielimpedanz an und stellen Sie sicher, dass der Hersteller einen kontrollierten Ätzprozess verwendet, um eine gleichmäßige Spurbreite auf der ganzen Linie zu erhalten.

Stackup und Materialauswahl

Der PCB-Stackup bestimmt die Übertragungsleitungsgeometrie. Für differenzielle Paare werden Mikrostreifen- (Außenschichten) oder Streifenleitungs- (Innenschichten) Topologien verwendet. Streifenleitung bietet eine bessere Isolation und EMI-Kontrolle, da die Spuren zwischen zwei Bodenebenen eingeklemmt sind, führt jedoch zu mehr Verlust und höheren Herstellungskosten. Mikrostreifen ermöglicht einen leichteren Zugang für Testsonden und kürzere Vias, ist jedoch anfälliger für Oberflächenrauschen.

Dielektrische Materialien

Standard FR-4 ist akzeptabel für Datenraten bis zu etwa 5 Gbps, wenn der Hersteller die FLT:0 steuert ε r ] und Verlusttangens. für höhere Geschwindigkeiten (≥ 10 Gbps), verwenden Sie Materialien mit geringem Verlust wie Rogers 4000 Serie, Isola FR408HR oder Megtron 6. Diese Materialien haben eine stabile Dielektrizitätskonstante über die Frequenz und einen niedrigeren Verlustfaktor, wodurch die Signaldämpfung reduziert wird.

Zuordnung der Schichten

  • Verwenden Sie angrenzende Bodenebenen auf Schichten direkt über oder unter der Differentialpaarschicht, um einen sauberen Rückführungsweg zu schaffen.
  • Vermeiden Sie das Routing von Differentialpaaren auf Split-Layer-Grenzen (z. B. zwischen analogen und digitalen Gründen).
  • Bei Verwendung mehrerer Differentialpaare sollten diese um mindestens das Dreifache der Spurhöhe von benachbarten Paaren getrennt werden, um das Übersprechen zwischen den Paaren zu minimieren.

Fortgeschrittene Routing-Techniken

Route als Paar, nicht als zwei einsame Spuren

Differenzielle Signale müssen gemeinsam übertragen werden. Zeichnen Sie beide Spuren aus der gleichen Richtung, spiegeln Sie Biegungen und Schichtübergänge. Verwenden Sie in Ihrem EDA-Tool den Routing-Modus für differenzielle Paare, der automatisch die definierte Breite und Lücke beibehält. Manuelles Anpassen einer Spur kann zu Asymmetrie führen - immer Route oder verschieben Sie das Paar als Einheit.

Bend und Corner Management

Scharfe 90-Grad-Ecken verursachen Reflexionen und erhöhen die effektive Leiterbahnlänge im Inneren. Verwendung von 45-Grad-Kurven oder gekrümmten Bögen (Radius ≥ 3x Leiterbahnbreite). Bei Hochgeschwindigkeitskonstruktionen werden Bogenbögen bevorzugt, da sie eine konstante Impedanzänderung und geringere Strahlung erzeugen.

Boden Vias und Stitching

Die beiden beiden Transistoren sind in der Regel in der Nähe von Vias und Steckern angeordnet, die eine niederohmige Rückführung für Gleichtaktströme ermöglichen und die Strahlung reduzieren. Die beiden Transistoren sind in Abständen von weniger als einem Zehntel der Wellenlänge der höchsten Harmonischen im Weltraum angeordnet. Bei einem Signal von 10 Gbit/s mit einer Grundschwingung von 5 GHz sind alle 3 mm bis 5 mm entlang des Paares zu platzieren.

Über das Management

Zur Minimierung des Effekts führt jede Via eine Impedanzunstetigkeit aufgrund ihrer parasitären Kapazität und Induktivität ein.

  • Verwenden Sie Differential über Paare: Platzieren Sie die beiden Vias symmetrisch um das Spurenpaar, mit gleichen Anti-Pad-Durchmessern, um die Impedanz im ungeraden Zustand konsistent zu halten.
  • Back-drill unbenutzt über Stubs: Für Signale über 5 Gbps, Back-drill-Durchgangsloch-Vias, um den unbenutzten Stub zu entfernen, der als Übertragungsleitungsresonator fungiert.
  • Reduzieren Sie über Count: Jeder Via-Übergang verschlechtert das Signal. Planen Sie den Schichtschalter sorgfältig und vermeiden Sie unnötige Übergänge in der Mitte einer Spur.
  • Verwenden Sie vergrabene oder blinde Vias: Für High-Speed-Designs reduzieren Microvias oder HDI-Stackups die Stublänge und verbessern die Signalqualität.

Handhabung von Vias und Connectors

Steckverbinder erzeugen oft die größten Impedanz-Unstetigkeiten in einem Differentialpfad.

Steckverbinder-Ausbruchbereich

Wenn man von einer Leiterplattenspur zu einem Steckerpin wechselt, muss das Differentialpaar aufgefächert oder zusammengedrückt werden, um die Steckersteigung zu erfüllen. Verwenden Sie eine allmähliche Verjüngung - keine abrupte Änderung - sowohl in der Breite als auch im Abstand. Fügen Sie Referenzebenenausschnitte (Voids) um die Steckerpads hinzu, um die Impedanz des Steckers selbst anzupassen. Viele Steckerhersteller bieten empfohlene Fußabdruck- und Stapelrichtlinien an.

Wechselstrom-Kupplungskondensatoren

Protokolle wie PCIe, USB 3.0 und SATA erfordern AC-Kopplungskondensatoren (normalerweise 100 nF) auf dem Übertragungsweg. Die Kondensatoren sind symmetrisch auf beiden Leiterbahnen mit der gleichen Padgröße und Ausrichtung zu platzieren. Zur Minimierung der Diskontinuität werden Kleinkondensatoren (0402 oder 0201) verwendet. Die Kondensatoren sind so nah wie möglich am Anschluss oder Empfänger zu platzieren. Die Masseebenen unter den Kondensatorpads sollten leicht zurückgeschnitten werden, um die parasitäre Kapazität auf dem Kondensatorkörper zu reduzieren.

Simulation und Testing

Vor der PCB-Fertigung das Differentialpaar mit 2D-Feldlösern (z. B. Polar Si8000) für die Impedanzberechnung und 3D-Elektrosimulatoren (z. B. Ansys HFSS, CST Studio Suite) für den Stecker und über Übergänge simulieren. Verwenden Sie Zeitbereichsreflektometrie (TDR) -Messungen an Prototypen, um Impedanzfehlanpassungen zu lokalisieren. Frequenzbereichsvektor-Netzwerkanalysator (VNA) -Messungen liefern S-Parameter; der differentielle Einfügeverlust (SDD21) sollte über das Betriebsfrequenzband flach bleiben.

Wichtige Metriken zur Überprüfung

  • Differential TDR Impedanz: Innerhalb von ±10% des Ziels.
  • Intra-pair skew: Weniger als 5 ps für 10 Gbps-Signale (oder < 0,5% der Bitperiode).
  • Insertionsverlust: Weniger als -3 dB bei der Nyquist-Frequenz.
  • Return Loss: Besser als -10 dB im gesamten Band.
  • Mode-Konvertierung: SDD21 → SCC21-Konvertierung sollte unter -20 dB liegen.

Nachlayout-Simulationstools (z. B. HyperLynx, ADS) können den gesamten Differenzialpfad extrahieren und Augendiagrammsimulationen ausführen, um die Bitfehlerrate vorherzusagen.

Häufige Fallstricke und wie man sie vermeidet

Mischen von Differential und Single-Ended Routing

Wenn ein Differentialpaar parallel zu einer Single-ended-Taktlinie oder einer High-Speed-Datenleitung für mehr als einige Millimeter läuft, wird das Gleichtaktrauschen gekoppelt. Mindestens 3 mal die Spurhöhe von jedem nicht zusammenhängenden aggressiven Signal trennen. Wenn der Raum knapp ist, ist eine Bodenspur zwischen dem Differentialpaar und dem Aggressor zu verwenden.

Falsche Symmetrie

Wenn ein Differentialpaar Schichten übergeht, müssen die beiden Vias identisch sein. Wenn ein Via eine zusätzliche Leistungsebene durchläuft, während das andere nicht, wird die Verzögerungs- und Impedanzfehlanpassung die Signale verzerren.

Übersteuerung des Längenmatches

Wenn die Länge der Abstimmung einige Millimeter überschreitet, wird sie zu einer Unterbrechung der Übertragungsleitung. Die Abstimmabschnitte werden kurz gehalten, weniger als 2 mm pro Segment, und in einem Bereich mit niedriger Geschwindigkeit (z. B. in der Nähe des Treibers, wo die Anstiegszeit aufgrund der Ausgangskapazität langsamer ist) platziert. Zur Aufrechterhaltung der Impedanz werden Mäander mit enger Steigung (zwischen parallelen Segmenten ≥ 2 x dielektrische Höhe) verwendet.

Vergessen der Bezugsebene

Ein häufiger Fehler besteht darin, durch eine Lücke in der Masseebene zu verfahren, um ein Hindernis zu umgehen. Selbst eine enge Lücke von 1 mm kann eine große Impedanzstoßung und Gleichtaktumwandlung erzeugen. Wenn eine Lücke unvermeidlich ist, nähen Sie die beiden Masseinseln zusammen mit Erddurchkontaktierungen auf beiden Seiten des Differentialpaares. Besser noch, führen Sie das Paar auf eine innere Streifenleiterschicht, wo die Referenzebenen durchgehend sind.

Fallstudie: USB 3.0 SuperSpeed Differential Pair

USB 3.0 arbeitet mit 5 Gbps mit einem differentiellen Impedanzziel von 90 Ω ±15% und einer einseitigen Impedanz von 45 Ω. Der Standard spezifiziert eine maximale Schieflage von 15 ps innerhalb eines Paares. Ein typisches Stapelup für eine Vierschichtplatte könnte sein:

  • Schicht 1 (oben): Mikrostreifen, 0,5 oz Kupfer, 4 mil Spurbreite, 6 mil Lücke, 4 mil dielektrische Schicht 2.
  • Ebene 2: Bodenebene.
  • Ebene 3: Power Plane (split nach Bedarf).
  • Layer 4: Bottom microstrip (für andere Signale).

Für das USB 3.0-Übertragungspaar 45-Grad-Biegungen verwenden, das Paar über eine durchgehende Masseebene führen, ohne die Power-Flächen-Split zu kreuzen, und Wechselstromkopplungskondensatoren (0,1 μF, 0402) innerhalb von 0,5 Zoll des USB-Anschlusses platzieren. Alle 5 mm entlang des Paares Erdergütungen hinzufügen. Nach dem Layout die Differenzimpedanz im Durchbruchsbereich in der Nähe des Anschlusses simulieren; den Antipad-Durchmesser des Vias so einstellen, dass 90 Ω erreicht werden. Mit diesen Praktiken geht das USB 3.0-Augendiagramm leicht mit 5 Gbps durch.

Schlussfolgerung

Effektives Differential-Paar-Routing ist ein Eckpfeiler des zuverlässigen digitalen High-Speed-Designs. Durch das Verständnis der Übertragungsleitungstheorie, die präzise Steuerung der Impedanz, die Aufrechterhaltung einer engen Kopplung und die sorgfältige Verwaltung von Vias und Steckverbindern können Ingenieure die Signalintegrität sicherstellen und EMI minimieren. Verwenden Sie Simulationswerkzeuge, um das Design vor der Herstellung zu validieren und immer die protokollspezifischen Anforderungen an Impedanz, Schieflage und Verlust zu befolgen. Mit systematischer Einhaltung dieser Prinzipien werden Hochgeschwindigkeitsschnittstellen wie USB, PCIe, HDMI und Ethernet zuverlässig über Produktionsvolumina und Umweltextreme hinweg funktionieren.

Externe Ressourcen zum weiteren Lesen: