Bei der unermüdlichen Verfolgung niedrigerer Latenzzeiten für Hochfrequenznetze - einschließlich 5G, 6G und darüber hinaus - zählt jede Mikrosekunde. Während sich viel Aufmerksamkeit auf Funkzugang und Kernnetzwerkverarbeitung konzentriert, birgt die optische Transportschicht oft versteckte Verzögerungen. Der optische Empfänger, die Komponente, die Licht zurück in elektrische Signale umwandelt, ist ein kritischer Knoten, bei dem Designentscheidungen Mikrosekunden von der End-to-End-Verzögerung hinzufügen oder subtrahieren können. Das Verständnis dieser Designnuancen ist für Ingenieure unerlässlich, die Latenzzeiten rasieren wollen, ohne auf Empfindlichkeit oder Bandbreite zu verzichten.

Die entscheidende Rolle von optischen Empfängern in Latenz-sensiblen Netzwerken

Hochfrequenznetze sind für Backhaul-, Fronthaul- und Rechenzentrumsverbindungen von optischen Fasern abhängig. Der optische Empfänger befindet sich am Endpunkt jeder Glasfaserverbindung, die mit Photodetektion und Signalwiederherstellung beauftragt ist. Seine Geschwindigkeit und Genauigkeit bestimmen direkt, wie schnell ein Paket aus dem optischen Bereich extrahiert werden kann. Sogar einige Nanosekunden zusätzlicher Empfängerverzögerung können sich über Dutzende von Verbindungen ansammeln, wodurch die Gesamtlatenz von Ende zu Ende über die Anwendungsanforderungen hinausgeht - insbesondere für Echtzeitdienste wie autonomes Fahren, Fernchirurgie oder industrielle Automatisierung.

Über die rohe Konversionsgeschwindigkeit hinaus beeinflusst das Design des Empfängers die Fähigkeit, niedrige Bitfehlerraten bei hohen Datenraten aufrechtzuerhalten. Jede durch Fehler verursachte Wiederübertragung fügt katastrophale Latenzzeiten hinzu. Daher muss die Empfängeroptimierung die Konversionsgeschwindigkeit, die Rauschleistung und den Stromverbrauch ausgleichen. In den folgenden Abschnitten werden die spezifischen Designfaktoren, die die Latenz auf Systemebene beeinflussen, analysiert.

Designfaktoren, die die Latenz des Systems beeinflussen

Ansprechzeit des Photodetektors

Der Photodetektor - typischerweise eine PIN-Diode oder Avalanche-Photodiode (APD) - ist der erste Latenzfaktor. Seine Ansprechzeit wird durch zwei Phänomene bestimmt: Laufzeit und RC-Zeitkonstante. Laufzeit ist das Intervall, das für photogenerierte Träger erforderlich ist, um über den Verarmungsbereich zu driften; sie bestimmt die intrinsische Geschwindigkeitsgrenze des Materials. Für Hochgeschwindigkeitsanwendungen reduzieren dünne Verarmungsschichten die Laufzeit, erhöhen aber die Kapazität, wodurch ein Kompromiss entsteht.

Kapazität (C) und Lastwiderstand (R) bilden eine RC-Zeitkonstante, die die Bandbreite des Detektors von 3 dB begrenzt. Ein Photodetektor mit einer Bandbreite von 30 GHz kann theoretisch 50 Gbaud-Signalisierung unterstützen, aber jede Impedanzfehlanpassung oder parasitäre Induktivität kann Gruppenverzögerungsrippel einführen, indem Phasenverzerrungen hinzugefügt werden, die sich als Latenz manifestieren. Moderne Photodetektordesigns verwenden Wellenleiter-gekoppelte oder ] evaneszent gekoppelte Strukturen, um hohe Bandbreite mit niedriger Kapazität zu erreichen. Zum Beispiel können InP-basierte Photodetektoren Bandbreiten über 100 GHz erreichen, wobei die Photodetektionsverzögerung unter 5 ps gehalten wird. Solche Geschwindigkeiten erfordern jedoch eine sorgfältige Verpackung, um Bonddrahtinduktivität zu vermeiden, die die Einschwingzeit erhöhen kann.

Diese Lawinenbildung kann mehrere zehn Pikosekunden Verzögerung hinzufügen, die, wenn sie über viele Stufen multipliziert wird, nicht vernachlässigbar wird. Für Verbindungen mit niedriger Latenz werden PIN-Photodioden oft trotz geringerer Empfindlichkeit bevorzugt, weil ihre direkte Photokonversion praktisch keine stochastische Verzögerung einführt.

Elektronisches Front-End und Clock Recovery

Nach der Photodetektion muss der schwache Photostrom verstärkt und digitalisiert werden. Der Transimpedanzverstärker (TIA) ist die erste aktive Stufe. Sein Design beeinflusst die Latenz stark: Eine TIA mit einem Produkt mit hoher Verstärkungsbandbreite kann sich schneller absetzen, aber jede Spitzen- oder Überschreitung in ihrem Frequenzgang fügt Gruppenverzögerungsvariation hinzu. Darüber hinaus muss die TIA nachfolgende Begrenzungsverstärker (LAs) oder einen Analog-Digital-Wandler (ADC) ansteuern, ohne dass Slew-Rate-Beschränkungen eingeführt werden, die Pulsflanken dehnen.

Clock- und Data-Recovery-Schaltungen (CDR) sind oft die größte Single Source of Receiver Latenz. Ein CDR verwendet typischerweise eine Phase-Locked Loop (PLL), die an den ankommenden Datenkanten sperrt. Die Loop-Filterbandbreite bestimmt, wie schnell die PLL Jitter verfolgen kann, führt aber auch eine Phasenverzögerung ein, die proportional zur Zeitkonstante des Filters ist. Loops mit geringer Bandbreite fügen aufgrund der Einschwingzeit, die zum Erlangen der Sperre erforderlich ist, eine Latenz von Dutzenden Nanosekunden hinzu. Hochleistungsempfänger für latenzkritische Verbindungen verwenden open-Loop-Clock-Recovery oder feed-forward Carrier Recovery, um die PLL-Verzögerung zu umgehen, auf Kosten eines erhöhten Jitters. Einige Designs integrieren die CDR mit der Entscheidungsschaltung, um die Loop-Verzögerung auf ein Minimum zu reduzieren.

Für kohärente Empfänger fügt der digitale Signalprozessor (DSP) die größte Latenz hinzu - oft mehrere hundert Nanosekunden bis mehrere Mikrosekunden. Eine kohärente Verbindung mit dichtem Wellenlängenmultiplex (DWDM) unter Verwendung von Dualpolarisation 64-QAM kann Hunderte von Abgriffen für die chromatische Dispersionskompensation erfordern, wobei jeder Abgriff eine Pipelineverzögerung hinzufügt. Um dies zu bekämpfen, können minimalphasenfilter und die Vorwärtsverarbeitung kann die DSP-Latenz reduzieren, aber der Kompromiss ist eine erhöhte Hardwarekomplexität.

Ausgleich und Vorwärtsfehlerkorrektur

In Hochfrequenznetzen müssen Signalverzerrungen durch chromatische Dispersion (CD), Polarisationsmodusdispersion (PMD) und Bandbreitenbeschränkungen ausgeglichen werden. Ein Standard-Feed-Forward-Entzerrer (FFE) mit K-Abgriffen führt eine Verzögerung von (K - 1) / 2 Symbolperioden ein. Für ein 50 GBaud-System und 31 Abgriffe entspricht dies 300 ps pro Entzerrer. Entscheidungsrückkopplungsentzerrer (DFEs) vermeiden abgegriffene Verzögerungsleitungen, führen jedoch eine Rückkopplungslatenz ein, die mit der Anzahl der Abgriffe wächst.

Eine typische Hard-Decision-FEC (z. B. RS(544,514)) fügt aufgrund der iterativen Verarbeitung und Puffertiefe des Decoders eine Latenz von mehreren zehn Mikrosekunden hinzu. Soft-Decision-FEC, die in kohärenten Systemen verwendet wird, kann 10 μs überschreiten. Um die FEC-Verzögerung zu minimieren, verwenden Netzwerkdesigner FEC-Codes mit niedriger Latenz wie Treppencodes oder Produktcodes mit reduzierter Interleaver-Tiefe. Einige Anwendungen, wie z. B. Intra-Data-Center-Verbindungen, können auf FEC ganz verzichten, da sie sich auf das hohe Signal-Rausch-Verhältnis (SNR) von Short-Reach-Verbindungen verlassen, um einen fehlerfreien Betrieb ohne Latenzstrafe zu erreichen.

Auswirkungen der Receiver-Architektur auf die Latenz

Die Wahl zwischen direkter Detektion und kohärenter Detektion hat einen übergroßen Einfluss auf die Latenz. Direkte Detektion (auch IM/DD - Intensity Modulation/Direct Detection) ist von Natur aus einfacher: Die Photodiode erfasst direkt die Intensität des optischen Signals, erfordert nur eine TIA und eine Taktrückgewinnungsschaltung. Das Fehlen eines lokalen Oszillators (LO) und eine komplexe Phasen-Frequenz-Rückgewinnung bedeuten, dass die gesamte Empfängerkette mit analogen Komponenten und minimalem DSP realisiert werden kann. Diese Architektur erreicht typischerweise eine End-to-End-Latenz unter 100 ns und ist somit ideal für Kurzstreckenverbindungen (≤ 10 km) in 5G-Fronthaul- oder Intra-Rack-Verbindungen.

Die kohärente Detektion hingegen verwendet eine LO, um das ankommende Signal zu mischen und sowohl Amplituden- als auch Phaseninformationen wiederherzustellen. Dies ermöglicht eine höhere spektrale Effizienz und eine längere Reichweite, zwingt den Empfänger jedoch, eine massive DSP-Frequenz-Offset-Schätzung, Trägerphasenwiederherstellung, CD-Entzerrung und PMD-Kompensation durchzuführen. Modernste kohärente Empfänger mit 7-nm-ASICs können DSP-Latenzen von 200-400 ns pro Stufe haben, was sich für eine vollständige Verbindung auf 1-2 μs ansammelt. Für Langstrecken-U-Boot-Netzwerke ist diese Latenz akzeptabel; für latenzempfindliche 5G-Anwendungen ist sie unerschwinglich.

Coherent-lite-Empfänger sind ein sich abzeichnender Kompromiss. Sie wenden eine Teilmenge des vollständigen DSP an (z. B. nur chromatische Dispersionskompensation und grundlegende Trägerrückgewinnung) und verwenden einfachere Modulationsformate wie DP-QPSK. Durch die Reduzierung der Anzahl der Wasserhähne und das Überspringen von FEC können solche Empfänger die Latenz auf einige hundert Nanosekunden senken, während sie einige kohärente Vorteile für längere Reichweiten beibehalten. Der Schlüssel ist, dass die Architektur an das Latenzbudget der Anwendung angepasst werden muss.

Integrierte Photonik und Co-Packaging

Durch Drahtbindungen und Faser-Pigtails verbundene diskrete optische Bauelemente führen zu einer parasitären Kapazität und Induktivität, die die Bandbreite beeinträchtigen und Verzögerungen hinzufügen. Integrierte photonische Empfänger wie Silizium-Photonik (SiPh) oder Indium-Phosphid (InP) photonische integrierte Schaltungen (PIC) beseitigen viele dieser Parasiten, indem sie den Photodetektor, den Modulator und sogar die TIA monolithisch auf einem einzigen Chip integrieren. Die reduzierte Leiterbahnlänge verkürzt die elektrische Ausbreitungsverzögerung und verbessert die Signalintegrität.

Co-packaged Optik, wo die optische Engine direkt neben dem Schalter ASIC platziert wird, reduziert die Latenz weiter durch die Beseitigung der Leiterbahnen, die den Empfänger mit dem SerDes verbinden. Unternehmen wie IEEE 802.3 Beyond 10 km und die OIF (Optical Internetworking Forum) sind Fahrstandards für co-packaged Optik, die versprechen, die Schnittstellenlatenz um Hunderte von Pikosekunden pro Link zu schneiden. Für Hochfrequenznetze reduziert jede an der Empfängerschnittstelle gespeicherte Pikosekunde die gesamte im Netzwerk erforderliche Pufferung.

Strategien zur Minimierung der Latenz im optischen Empfängerdesign

Ingenieure können verschiedene konkrete Techniken anwenden, um die Latenz des Empfängers zu reduzieren, ohne andere Leistungsmetriken zu beeinträchtigen.

Komponenten-Level-Optimierungen

  • Fotodetektoren mit der schnellsten Laufzeit für die Zieldatenrate auswählen. Uniphotonische Detektoren (z. B. UTC-PD) weisen sehr niedrige Laufzeiten (Subpiosekunde) auf und sind ideal für > 100 Gbaud-Systeme.
  • Minimieren Sie die TIA-Eingangskapazität durch die Verwendung von Bipolartransistoren mit Heteroübergang (HBTs) mit hohen fT und fmax. Eine TIA mit einer Bandbreite von 3 dB 70% der Baudrate kann eine ausreichende Abgleichung ohne Überschwingen bieten.
  • Verwenden Sie begrenzende Verstärker mit geringer Gruppenverzögerungsvariation. Vermeiden Sie mehrstufige Designs, wenn nicht unbedingt erforderlich; jede Stufe fügt etwa 10-20 ps Verzögerung hinzu.
  • Integrieren Sie den CDR in den Feed-Forward-Entzerrer, um die PLL-Erfassungszeit zu eliminieren. Burst-Mode-Empfänger für hochlatenzempfindliche Anwendungen können eine "Never-take-lock" -Architektur verwenden, die die ersten paar Bits verwirft, aber eine Sperrzeit von nahezu Null erreicht.

Architektur und System-Level Choices

  • Begünstigung der direkten Erkennung gegenüber der kohärenten Erkennung für Verbindungen, bei denen die spektrale Effizienz nicht der begrenzende Faktor ist.
  • Beschäftigen Sie minimale FEC und wählen Sie Codes mit niedriger Latenz, wie Treppencodes mit kurzen Blocklängen (z. B. 64 × 64). Das Apple M1-Datencenter-Fabric verwendet eine proprietäre FEC mit niedriger Latenz, die nur 50 ns hinzufügt.
  • Reduzieren Sie die DSP-Komplexität durch die Verwendung adaptiver Entzerrer, die die Abhörvorrichtungen für Kanäle mit geringer Streuung dynamisch ausschalten.
  • Verwenden Sie optische Vorverstärker-Verstärkung (z. B. Erbium-dotierter Faserverstärker) am Empfänger, um SNR zu verbessern, wodurch einfachere Modulationsformate und weniger DSP-Stufen ermöglicht werden.

Verbesserungen bei Verpackung und Interconnection

  • Adopt Flip-Chip-Bonding für den Photodetektor auf den TIA-Chip, wodurch die Bonddrahtinduktivität auf unter 50 pH-Wert reduziert wird.
  • Implementieren Sie Durch-Silizium-Vas (TSVs) im PIC, um Signale vertikal zum Paket zu bringen, wodurch die Länge und Verzögerung der Spuren reduziert wird.
  • Verwenden Sie verlustarme HF-Substrate (z. B. Rogers 4003) für das Empfängermodul, um den dielektrischen Verlust zu minimieren, der Signalflanken verlangsamen und die effektive Latenz aufgrund von ISI erhöhen kann.

Diese Strategien schließen sich nicht gegenseitig aus; ein gut optimierter Empfänger kombiniert oft mehrere. Beispielsweise kann ein 400 ZR-Kohärenzmodul, das auf niedrige Latenz abzielt, eine UTC-PD, eine SiPh-PIC mit TSVs, eine CDR mit Feed-Forward-Architektur und eine leichte Treppenhaus-FEC verwenden. Die resultierende Latenz kann unter 500 ns liegen, was mit vielen Direkterkennungsverbindungen konkurrieren kann.

Da die Datenraten über 1 Tbps pro Wellenlänge hinausgehen, werden die Latenzbedingungen weiter verschärft. Forscher erforschen mehrere vielversprechende Wege. Photonen-Detektion mit Single-Photonen-Avalanche-Dioden (SPADs) können theoretisch Null Totzeiten erreichen, aber der aktuelle SPAD-Jitter (> 100 ps) begrenzt den praktischen Einsatz. Resonant-Hohlraum-Photodetektoren mit extrem dünnen Absorptionsschichten können die Laufzeit auf sub-0,5 ps reduzieren, während plasmonische Photodetektoren einen Betrieb bei Geschwindigkeiten über 500 GHz durch Heißelektroneninjektion versprechen.

Auf der elektronischen Seite kann die Entzerrung des Analogsystems in Kombination mit der all-optischen Signalverarbeitung DSP vollständig eliminieren. Zum Beispiel kann die Verwendung von Vierwellen-Mischung oder Kreuzphasenmodulation in nichtlinearen optischen Fasern zur Dispersionskompensation vor der Photodetektion eine DSP-induzierte Latenz vermeiden. Die integrierte Mikrowellen-Photonik-Gemeinschaft entwickelt aktiv On-Chip-Filter, die das Timing optisch ausgleichen und wiederherstellen können, mit einer Gesamtverzögerung unter 10 ps.

Die zunehmende Einführung von optikumschaltung in Hochfrequenz-Datencenternetzwerken stellt auch neue Anforderungen an die Empfängerlatenz. Hier muss der Empfänger schnell auf einen Datenburst aus einer anderen Quelle ohne lange Präambel- oder Trainingssequenz sperren. Burst-Modus-Empfänger mit schneller automatischer Verstärkungssteuerung (AGC) und schneller CDR-Erfassung werden von der ITU-T G.698.2 und der OIF-Gruppe standardisiert. Diese Empfänger können eine Sperrung in weniger als 10 ns erreichen, was eine Schaltlatenz pro Wellenlänge unter 1 μs für die optische Schicht ermöglicht.

Schlussfolgerung

Optisches Empfängerdesign ist eine primäre Determinante der Systemlatenz in Hochfrequenznetzwerken. Von der Laufzeit des Photodetektors bis zur Pipelinetiefe des DSP fügt jede Komponente eine bruchstückhafte Verzögerung hinzu, die sorgfältig verwaltet werden muss. Durch die Auswahl geeigneter Fotodetektormaterialien, die Optimierung des elektronischen Frontends, die Auswahl der richtigen Architektur (direkte Detektion vs. kohärent) und die Verwendung von Entzerrung mit niedriger Latenz und FEC können Ingenieure eine Ende-zu-Ende-optische Latenz in den zehn Nanosekunden bis zu niedrigen Mikrosekunden erreichen. Da die Netzwerkanforderungen eskalieren, werden Innovationen in der integrierten Photonik, in zusammengepackten Optik und rein optische Verarbeitung die Latenzgrenze weiter nach unten drücken. Für die Ingenieure, die die nächste Generation von 5G- und 6G-Systemen bauen, ist das Verständnis dieser Kompromisse nicht optional - es ist wichtig, um die ultrazuverlässige Kommunikation mit niedriger Latenz zu liefern, die der Markt erwartet.