Las familias lógicas digitales forman los bloques fundamentales de todos los sistemas electrónicos modernos. Una familia lógica es un conjunto estandarizado de tecnologías utilizadas para implementar las puertas lógicas digitales (AND, OR, NOT, etc.) y circuitos más complejos como volteretas, contadores y procesadores.La elección de la familia lógica influye directamente en la velocidad, el consumo de energía, la inmunidad de ruido y el costo de un diseño digital.

Transistor-Transistor Logic (TTL)

TTL fue introducido por Texas Instruments en los años 60 y rápidamente se convirtió en la familia lógica dominante para la integración a mediana escala (MSI) y circuitos de integración a pequeña escala (SSI). Utiliza transistores de unión bipolar (BJTs) como elementos de conmutación primaria. Una puerta TTL estándar consiste en un transistor de entrada multiemisor de entrada, un transistor de salida de fase y un totem.

Niveles de tensión y Margenes de ruido

Para una puerta estándar TTL (por ejemplo, la serie 7400), los niveles de tensión de salida garantizados son:

  • VOH (alcista) ≥ 2.4 V (típicamente 3,4 V bajo carga ligera)
  • VOL (salida baja) ≤ 0.4 V
  • VIH (input high) ≥ 2.0 V
  • VIL (input low) ≤ 0.8 V

Los umbrales de tensión de entrada proporcionan un margen de ruido de 0.4 V para ambos estados lógicos. Esto es adecuado para muchas aplicaciones pero puede ser una limitación en entornos industriales ruidosos.

Consumo de velocidad y potencia

TTL estándar (74LS subfamilia) tiene un retraso de propagación típico de alrededor de 9-10 ns por puerta y una disipación de energía de alrededor de 2 mW por puerta (a 5 V oferta). Las suberiedades más rápidas como 74S (Schotky) utilizan transistores de bajo valor Schotky para reducir el tiempo de almacenamiento, logrando retrasos de 3-4 ns pero con mayor potencia (20 mAS/gate compatible).

Fan-Out e Interfacing

Una puerta estándar TTL puede conducir hasta 10 cargas estándar TTL (fan-out de 10) sin circuitos de amortiguación externos. Sin embargo, la corriente de entrada para una puerta TTL es significativa: una entrada lógica baja requiere corriente de suministro (normalmente 1,6 mA), mientras que una entrada alta requiere corriente de hundimiento (40 μA). Esto significa que la conducción de una puerta TTL de un umbral de salida CMOS puede requerir un voltaje de alta resistencia para asegurar el voltaje.

Aplicaciones y ventajas

TTL permanece en uso para fines educativos, en sistemas heredados y en aplicaciones donde el suministro de 5 V ya está disponible. Es resistente, relativamente inmune a descarga electrostática (ESD) en comparación con CMOS temprano, y su fuerza de salida es útil para conducir LEDs, relés y otros componentes discretos. Sin embargo, TTL ha sido reemplazado en gran medida por CMOS en diseños modernos debido a la eficiencia de potencia superior de este último.

Para más lectura, vea el Texas Instruments TTL Logic Data Book y el Wikipedia article on TTL.

Complementario de metal-Oxide-Semiconductor (CMOS)

La tecnología CMOS utiliza pares complementarios de transistores de efecto de campo de óxido de metal y de metal canal (MOSFETs) para realizar funciones lógicas. Su ventaja clave es un consumo de energía estática extremadamente bajo porque un transistor en cada par siempre se apaga cuando el estado lógico es estable. Esto hace que CMOS la tecnología dominante para prácticamente todos los circuitos integrados digitales modernos, desde microprocesadores hasta chips.

Estructura interna y funcionamiento

Un inversor CMOS básico consiste en un transistor pMOS (pull-up) y un transistor nMOS (pull-down). Cuando la entrada es baja (0 V), el pico encendido y el nMOS se apaga, tirando de la salida a VDD. Cuando la entrada es alta (VDD]

Niveles de tensión e inmunidad de ruido

Los productos CMOS son de carril a carril: VOH ♥ VDD y VOL ♥ 0 V. Los umbrales de entrada son normalmente alrededor de la mitad del margen V %] [FLT]]

Consumo de energía: Static vs. Dynamic

El sistema de transmisión de frecuencias de transmisión de VLT2 se ha convertido en un sistema de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de frecuencias de transmisión de transmisión de frecuencias de transmisión de transmisión

Dilatación de Propagación y Velocidad

El retraso de la puerta CMOS se determina por el tiempo necesario para cargar y descargar la capacitancia de carga a través de la resistencia de los MOSFETs. Early CMOS (por ejemplo, serie 4000) fue relativamente lento, con retrasos en las decenas de nanosegundos. Sin embargo, como los tamaños de la característica shrank, la velocidad CMOS mejoró dramáticamente.

Latch-Up y Protection

Un tema histórico con CMOS es latch-up, una condición en la que los transistores bipolares parasitarios dentro de la estructura CMOS se encienden, creando un camino de baja impedancia entre VDD y tierra. Esto puede destruir el chip. Los procesos CMOS modernos incluyen anillos de guardia y otras técnicas de diseño para suprimir la captura.

Subfamilias y Aplicaciones

Las subfamilias lógicas comunes de CMOS incluyen:

  • 4000 series: Amplia gama de suministro (3-15 V), muy baja potencia, pero lenta (50–100 ns).
  • 74HC / 74HCT: CMOS de alta velocidad con niveles de tensión compatibles con TTL (HCT). Dilatación típica ~10 ns, baja potencia.
  • 74AC / 74ACT: CMOS avanzado, más rápido (3-6 ns), mayor potencia de salida.
  • CMOS de bajo voltaje (LVC, AVC): Operar a 1.8 V a 3.3 V, utilizado en dispositivos a batería.

CMOS se utiliza en todo desde la simple lógica de cola a complejos SoCs. Su capacidad de integrar millones de transistores con un mínimo poder de reserva lo hace indispensable. Para más detalle, vea el tutorial All About Circuits en CMOS.

Lógica de Emitter (ECL)

ECL es una familia lógica construida sobre transistores bipolares de unión que operan en la región no saturada (activa). A diferencia de TTL, donde los transistores saturan (en saturación profunda), los transistores ECL se mantienen siempre en la región lineal, eliminando el tiempo de almacenamiento que ralentiza la lógica saturada. Esto hace de ECL la familia lógica más rápida, con retrasos de puertas tan bajas como 0,5–2 ns.

Principios de funcionamiento

Una puerta básica ECL utiliza un par diferencial con una fuente corriente de emisor común. La tensión de entrada es comparada con un voltaje de referencia (típicamente V]).Cuando la entrada es más alta que VBB, la resistencia de entrada conduce y dirige la salida de salida independiente del transistor de referencia, produciendo salida virtualmente complementaria

Niveles de tensión y costura lógica

El ECL funciona tradicionalmente con una fuente de alimentación negativa (VE] = -5.2 V o -4.5 V) y tierra como el ferrocarril positivo. El oscilación de la lógica es pequeño (unos 800 mV) para lograr un cambio rápido. Para la familia ECL 10K:

  • VOH ♥ -0.9 V (alto de salida)
  • VOL ♥ -1.7 V (suficiente)
  • VIH (input high) ≥ -1.105 V
  • VIL (input low) ≤ -1.475 V

Estos niveles están cerca de tierra, haciendo que las salidas ECL sean compatibles con PECL (Positive ECL) cuando se utiliza un suministro de +3,3 V o +5 V. El pequeño oscilación de tensión reduce el tiempo necesario para cargar capacitaciones parasitarias, contribuyendo a la alta velocidad.

Consideraciones de Fan-Out y Transmission-Line

Las salidas ECL tienen baja impedancia de salida (típicamente 7-15 Ω) y están diseñadas para impulsar líneas de transmisión terminadas (50 Ω o 75 Ω). Esto hace que ECL sea ideal para señales digitales de alta frecuencia donde se deben minimizar las reflexiones. El ventilador es alto, pero cada carga se añade a la carga capacitiva y puede degradar las tasas de borde si no se termina correctamente.

Consumo de energía y gestión de calor

El diseño constante-currente significa que las puertas de ECL obtienen una corriente constante independientemente de la actividad de conmutación. Una sola puerta ECL puede consumir 10–40 mW, y un gran sistema ECL puede disipar decenas de vatios, que requieren una gestión térmica cuidadosa, fregaderos de calor, refrigeración por aire forzada o refrigeración por líquido en diseños densos.

Subfamilias y Aplicaciones

Las principales familias de la CEL incluyen:

  • ECL 10K: -5.2 V suministro, retraso de la puerta alrededor de 1–2 ns, potencia ~25 mW/gate.
  • ECL 100K: Mejora de la versión, -4.5 V de suministro, más rápido (0.75-1 ns), mejor estabilidad de la temperatura.
  • ECLinPS / ECLinPS Lite: Desde ON Semiconductor (ahora onsemi), ECL de ultra-alta velocidad con retrasos inferiores a 500 ps.

ECL se utiliza en comunicaciones de alta frecuencia (transceptores fibero-optic), radar, instrumentación de alta velocidad (osciloscopios, analizadores lógicos) y supercomputadores heredados (Cray). Para una visión técnica detallada, vea la ]onsemi ECL Application Note.

Análisis comparativo de TTL, CMOS y ECL

La selección de una familia lógica implica equilibrar varios intercambios. En la tabla siguiente se resumen los parámetros clave para los representantes típicos de cada familia (tTL estándar 74LS, CMOS 74HC estándar y ECL 10K):

ParameterTTL (74LS)CMOS (74HC)ECL (10K)
Supply voltage5 V ± 5%2–6 V-5.2 V (or +3.3/5 V for PECL)
Logic swing~3.0 VVDD – 0 V~0.8 V
Propagation delay (typical)9–10 ns7–10 ns1–2 ns
Static power per gate~2 mW~1 µW (leakage)25 mW
Dynamic powerModerateC V² fNearly constant (high)
Noise margin0.4 V~1.5 V (at 5 V)~0.2 V
Fan-out1050+25+ (with termination)
Output drive (source/sink)0.4 mA source / 8 mA sink4 mA source / 4 mA sink (typical)High (50 Ω termination)
Integration densityLow–mediumVery highLow–medium
Primary limitationPower, speed at subfamily extremesSpeed at high capacitance loadsPower, heat, voltage levels

Comparación de velocidad

ECL es el líder claro en velocidad, seguido por CMOS de alta velocidad moderna (74AC, 74LVC) y luego TTL. Sin embargo, en submicron muy profundo CMOS, las demoras de la puerta se vuelven comparables a ECL, por lo que la mayoría de los sistemas digitales de alto rendimiento ahora utilizan CMOS en lugar de ECL.

Consumo de energía

CMOS destaca en aplicaciones de baja potencia, especialmente donde muchas puertas son velocidades de ocio o reloj son bajas. TTL ofrece un terreno medio moderado. El trazado de energía constante de ECL lo hace inadecuado para dispositivos accionados por baterías.

Compatibilidad de tensión e interfaz

TTL utiliza un suministro de 5 V, pero CMOS moderno puede operar a cualquier voltaje de 1.2 V a 5.5 V. Interfacing TTL con CMOS a menudo requiere cambios de nivel o resistencias externas. ECL requiere suministros negativos y una terminación de señal cuidadosa, aumentando la complejidad del sistema.

Elegir la familia lógica derecha

La decisión debe guiarse por las limitaciones específicas del diseño:

  • нертенититинининиянитиния / натитиних Si las tarifas de reloj exceden 100 MHz, ECL o muy rápido CMOS (por ejemplo, 74AUC) puede ser necesario.
  • Power budget: Para la operación de batería, CMOS es la única opción viable. Para los sistemas con potencia AC con velocidad moderada, TTL o CMOS ambos funcionan, pero CMOS minimiza el calor.
  • ]Entorno de ruido: En entornos industriales de alto nivel, los amplios márgenes de ruido de CMOS son beneficiosos. Los márgenes pequeños y la señalización diferencial de ECL también pueden rechazar el ruido de movimiento común.
  • ]Conducción de salida: Si necesita conducir cargas pesadas (trazas largas, múltiples entradas o LEDs), TTL y CMOS avanzado ofrecen una corriente de salida más fuerte. ECL está diseñado para líneas de transmisión, no para hundir grandes corrientes.
  • Costo y disponibilidad: 74-series Los dispositivos CMOS son ampliamente disponibles y económicos. Las partes ECL son más especializadas y pueden ser costosas.

Tendencias futuras en las familias lógicas

El sistema de control de temperaturas de alta velocidad y de baja velocidad de los sistemas de transmisión de alta velocidad (FMOS) sigue siendo un sistema de transmisión bipolar de alta velocidad con CMOS para la lógica, utilizado en algunos IC de RF y de alta velocidad.

Conclusión

TTL, CMOS y ECL representan tres enfoques diferentes de la lógica digital, cada uno con un conjunto único de fortalezas y debilidades. TTL proporcionó una familia lógica robusta y fácil de usar durante décadas y sigue siendo relevante en entornos educativos y heredados. CMOS transformó la industria con su baja potencia y alta densidad, convirtiéndose en la columna vertebral de la electrónica moderna. ECL, aunque de energía húngara, empuja los límites de velocidad en las características internas de la elección de las familias de los modelos.