Fundamentos de la señalización diferencial

La señalización diferencial transmite información como la diferencia de tensión entre dos conductores complementarios. A diferencia de la señalización de un solo soporte, que hace referencia a un suelo común, los pares diferenciales dependen de igual y opuesto flujo actual. Esta arquitectura equilibrada cancela naturalmente la interferencia electromagnética externa (EMIerror) y reduce las emisiones radiadas.

El rechazo de los modelos comunes inherentes a los pares diferenciales también suprime el ruido de la onza y de la potencia. Sin embargo, estos beneficios desaparecen si el par se vuelve asimétrico en longitud, espaciamiento o acoplamiento a los aviones de referencia. Por lo tanto, cada decisión de diseño -de la selección de apilamiento a través de la colocación- debe priorizar el equilibrio electrónico ]] del par.

Parámetros de diseño crítico

Impedancias características

La impedancia diferencial (Z diff) es la impedancia medida entre los dos rastros de un par. Depende de la impedancia de modo-odd de cada traza y el acoplamiento mutuo entre ellos. Para una estructura típica de microstrip, Z diff ♥ Z odd, donde Z odd es la impedancia de un espesor de un trazado

Geometría de rastros y espaciado

Diferencial de las aplicaciones de la rotulación de pares espaciamiento consistente a lo largo de todo el camino. Variaciones en S cambian tanto la impedancia de modo imprevisto como el factor de acoplamiento. Un error común es ampliar el espaciamiento cerca de los conectores o las almohadillas para facilitar el apasionamiento.

Selección de materiales dieléctricos

La relativa permitibilidad (ε r) del sustrato PCB afecta directamente la impedancia. Standard FR‐4 tiene un ε r de 4.2-4.5 (dependiendo del contenido de resina y el estilo de vidrio), pero su pérdida tangente (0.015-0.025) añade atenuación a frecuencias multi-GHz. Para enlaces de serie por encima de 5 Gbps, considere laminados de baja pérdida como Isola 4370HR

Mejores prácticas de diseño y de rutina

Simmetría y la longitud emparejando

Un par diferencial debe ser geométrico del conductor al receptor. Cualquier desajuste de longitud introduce el aguijón, que convierte una parte de la señal diferencial en el ruido común del modo. Parejas de ruido comunes en fuentes de energía y radia EMI. Use líneas de retraso serpentino≤ sólo cuando sea necesario, y mantengan la amplitud de cada segmento serpentino impong

Evitar las discontinciones

Las curvas de afeitar 90° aumentan el ancho de traza en la esquina, creando una caída de impedancia local. En lugar de ello, use 45° esquinas afiladas o arcos curvados con un radio ≥3× el ancho de traza. Donde las curvas son inevitables, agregue la compensación de a mimbre para preservar el ancho de traza efectivo. Evite de a los pares de referencias de a los diferentes ejes

Via Diseño y Gestión

Cuando un par diferencial debe cambiar capas, mantener ambos trazos juntos y utilizar ] de costuras en tierra cerca de la transición para proporcionar un camino de retorno de baja densidad. Colocar los vias simétricamente con respecto al par. Cada paso por el stub (la parte no utilizada de la vía de barril) actúa como una cavidad resonante; el retroceso o el diámetro impuro

Camino de retorno terrestre Integridad

Las señales diferenciales requieren un plano de referencia continuo (caliente o potencia) directamente debajo del par. La corriente de retorno fluye en ese plano, reflejando la corriente diferencial en los trazos. Un plano de división o una brecha bajo las fuerzas del par vuelven la corriente a desvío, causando mayor inductancia del bucle y conversión de modo común. Para mantener la integridad de la señal, nunca se dividen los puntos de ruta

Interfaces comunes de alta velocidad y sus requisitos

Interface Data Rate Target Z_diff (Ω) Key Concerns
USB 2.0 480 Mbps 90 Ω (±15%) Skew ≤50 ps, avoid long stubs
USB 3.0/3.1 5 / 10 Gbps 90 Ω (±10%) Length mismatch ≤5 mil, AC‑coupling caps
Gigabit Ethernet (1000BASE‑T) 1 Gbps 100 Ω (±10%) Four pairs, crosstalk management
PCIe Gen3/Gen4 8 / 16 GT/s 100 Ω (±10%) AC‑coupling caps, tight skew
HDMI 2.0 6 Gbps per lane 100 Ω (±10%) Four differential pairs, length matching within ±20 mil
LVDS (general) Up to 3.125 Gbps 100 Ω (±10%) Termination resistor integrated or external

Consulte los documentos de cumplimiento de la norma específica para requisitos exactos. Por ejemplo, la especificación USB 3.0 proporciona presupuestos diferenciales detallados y de impedancia.

Técnicas avanzadas para la integridad de la señal

Indemnización por par de manchas diferenciales

La compensación de los sww no se limita a añadir retrasos serpentinos. Existen circuitos de los usuarios activos en algunos dispositivos SerDes (serializer/deserializer), pero sólo pueden corregir la desajuste estático hasta cierto límite. Para los mejores resultados, realizar TDR (reflexometría de dominio de tiempo)[wa match match:1]] en tablas de prototipos para identificar las fuentes de estiramiento.

Traces de guardia y Stitching Vias

En diseños densos, rastros de guardia (trazas de cobre encaladas) colocados en cada lado de un par diferencial puede reducir el cruce de señales de agresor. Sin embargo, los rastros de guardia también aumentan la carga capacitiva y pueden bajar la impedancia si no se espacian lo suficientemente lejos. Como regla, mantener las trazas de guardia al menos 3× el ancho de traza del par.

Plan de Referencia Continuidad y Despejado Antipad

Para vias diferenciales, la limpieza antipad (la brecha entre la vía de la almohadilla y la vierte de cobre) debe diseñarse para preservar la misma impedancia de modo impar que la microstrip o rayas. Utilice un diferencial a través de calculadora para determinar el tamaño óptimo de la almohadilla, diámetro de taladro y diámetro de antipad.

Herramientas y simulación

Modernos suites de diseño PCB (Altium Designer, Cadence Allegro, KiCad 8+, Mentor PADS) ofrecen magos de routing de pares diferenciales integrados que imponen reglas de ancho/pacificación en tiempo real. Calculadoras de impedancia de pre-transmisión, como Simbeor o el libre Calculador de impedancia de altium[permiso]

  • simulación de onda completa 3D (HFSS, CST Microwave Studio) para redes críticas.
  • Resolver el campo híbrido (extractor Q3D) para via transiciones.
  • SPICE o simulaciones IBIS‐AMI para evaluar los diagramas de los ojos en el receptor.

Muchos fabricantes ofrecen cupones de prueba de impedancia controlada en el panel de producción. Solicite informes de prueba de impedancia de su fabricante de PCB para confirmar que el apilamiento fabricado cumple con sus valores de destino. IPC‐2141Un estándar es una referencia valiosa para el diseño y medición de impedancia controlada.

Conclusión

La rotulación de pares diferenciales de alta velocidad exige una comprensión holística de la teoría de la línea de transmisión, propiedades materiales y parasitarios de diseño. Manteniendo una geometría de traza consistente, asegurando un plano de referencia continuo y gestionando cuidadosamente las transiciones, los diseñadores pueden lograr una integridad de señal robusta hasta las tasas de datos multi-gigabit. Colaboración regular con su simulación de campo de alta velocidad minimizar costos de rendimiento.