Introducción a los equipos multicapa PCB

Diseño de una placa de circuito impreso multicapa es una de las tareas más críticas en el desarrollo electrónico moderno.El apilamiento — la disposición de capas de cobre, dielectricidad aislante y prepregs— determina directamente la integridad de la señal, compatibilidad electromagnética, rendimiento térmico y rendimiento de fabricación. Un apilado mal planificado puede llevar a los desajustes de imprevisto, emisiones excesivamente radiadas, coexisten simultáneamente

Fundamentos de PCB multicapa

Una hoja multicapa PCB consiste en capas alternas de láminas de cobre conductiva y materiales dieléctricos aislantes, laminados junto con calor y presión. Los materiales más comunes son FR-4 (epoxi de vidrio tejido) para uso general, con opciones avanzadas como laminados de baja pérdida para aplicaciones de alta frecuencia. La acumulación incluye capas de núcleo (disposición eléctrica con cobre en ambos lados) y preg

Los parámetros clave incluyen:

  • Conteo de la capa] – típicamente 4, 6, 8, 10, o más, dependiendo de la densidad de enrutamiento y los requisitos de señal.
  • Peso del cobre] – medido en onzas por pie cuadrado (por ejemplo, 1 oz, 2 oz) que afectan a la capacidad actual.
  • La constante dialéctica (Dk)] y ] pérdida de tangente (Df) – propiedades dependientes de frecuencias que influyen en la impedancia y la atenuación de señales.
  • La espesor entre capas – controladas por prepreg y espesores de núcleo, crítica para el control de impedancia.

Mantener la simetría en el apilamiento es una de las reglas de fabricación más importantes: una construcción simétrica sobre el centro vertical impide que el tablero se incline o retorne durante la laminación y rebose.

Directrices clave para crear estacas PCB eficaces

Funciones de capa de Plane Explícitamente

Antes de dibujar un solo rastro, asigne una función clara a cada capa de cobre. Dedicar una o más capas a planos sólidos, una a los planos de potencia (o a las islas de poder divididas), y las capas restantes a la señal de routing. Esta separación funcional reduce el acoplamiento de ruido y simplifica el desacoplamiento. Por ejemplo, en una pila de 4 capas, un arreglo común de alto rendimiento es: señal de señalización superior – plano de tierra excelente

Mantener el apilamiento simétrico

La simetría se refiere a la distribución idéntica de cobre y el espesor dieléctrico en ambos lados de la línea central de la tabla. Apilamientos asimétricos (por ejemplo, cobre grueso en un lado, delgado en el otro) causan un estrés desigual durante la laminación, que conduce a la urdimbre. Los tableros calvidos son difíciles de soldar y pueden fallar durante el montaje.

  • capas de señal espejo con densidad de routing similar en los lados opuestos.
  • Use el mismo número de capas de cobre en cada lado del centro.
  • Equilibrar el relleno de cobre (terreno de suelo) en capas exteriores para evitar la distribución de metales desequilibrados.

Use Planes de tierra y energía dedicados

Los planos de tierra sólidos y de potencia proporcionan un camino de retorno de baja inductancia continuo para señales de alta frecuencia, reduciendo el área de lazo y minimizando el EMI. Evite dividir planos de tierra para secciones analógicas y digitales en la misma capa; en cambio, utilice planos de tierra separados en diferentes capas conectadas en un solo punto si el aislamiento es crítico.

Minimizar vía uso y colocarlos estratégicamente

Vias introduce inductancia y capacitancia parasitaria, que degradan la integridad de la señal a altas velocidades. Cada vía añade aproximadamente 0,5-1 nH de inductancia, y el efecto se vuelve significativo por encima de 1 GHz.

  • Utilice el número mínimo de vias compatible con los requisitos de enrutamiento.
  • Colocar vias cerca de las almohadillas de componentes para reducir las longitudes de los tostes.
  • Para pares diferenciales de alta velocidad, mantenga ambos rastros con idénticos a través de patrones para mantener el corte.
  • Considere usar ciegos, enterrados o microvias para diseños densos, pero tenga en cuenta que estos aumentos de coste de fabricación.
  • Úsalos solo cuando sea necesario y llévalo con epoxi conductivo o no conductivo.

Control de capas de espacio y la espesor Dieléctrica

Los espesores dielectricos consistentes entre las capas de señal y sus planos de referencia adyacentes son esenciales para la impedancia uniforme. Variaciones en el espesor causa impedancia descomposición, que refleja señales y degrada los diagramas de ojos. Trabaja con su fabricante para seleccionar los grosores prepreg estándar que alcanzan su impedancia objetivo. Mantener el mismo espesor dieléctrico en pares de capa simétricas (por ejemplo, entre la capa 2 y el espesor de capa 3

Consejos de diseño para optimizar el rendimiento eléctrico

Control de impedancia y geometría de traza

Para interfaces de alta velocidad como PCIe, USB 3.x, HDMI, DDR o Gigabit Ethernet, impedancia controlada no es negociable. Determinar el objetivo de un solo soporte (normalmente 50 Ω) o diferencial (normalmente 100 Ω o 90 Ω) impedancia mediante los solvers de campo 2D proporcionados por la herramienta EDA o calculadora en línea del fabricante.

  • Ancho de traza] – trazas más amplias menor impedancia; más estrecha la eleva.
  • Espesor dieléctrico (H) – distancia entre el trazo y el plano de referencia; mayor densidad dielectrica eleva impedancia.
  • Espesor de cobre] – afecta el área transversal de traza.
  • constante dialéctica (Dk) – menor Dk aumenta la impedancia para la misma geometría.

Siempre incluye una tabla de apilamiento en los archivos de diseño que especifican la impedancia de destino, tolerancias (normalmente ±10%), y el apilamiento real utilizado. Para pares diferenciales, mantenga el acoplamiento apretado manteniendo el espaciado de borde a borde entre trazas menos que la altura dielectrica al plano de referencia.

Estrategias de Rutización de Señales para EMI reducido

Ruta señales de alta velocidad en capas internas (entre planos de tierra o de potencia) para explotar el efecto de blindaje del cobre circundante. Las capas externas son más susceptibles a interferencia externa y también irradian más. Mantenga señales críticas lejos de los bordes de la tabla — una distancia de al menos cinco veces se recomienda el espesor dieléctrico. Evite routing sobre los límites de plano dividido; si una señal debe cruzar una ranura, añadir un condensador de costura o utilizar una traza de trazador

Estrategia de base para el bajo ruido

Una red de tierra de baja potencia es la base de un PCB limpio. Usa planos de tierra continuos en al menos dos capas internas. Conecta todos los planos de tierra con múltiples vias alrededor de la periferia de la junta y cerca de cada componente de alta velocidad. Para los ICs de señal mixta, coloque el límite entre los terrenos analógicos y digitales directamente debajo del dispositivo, y conecte los dos planos sólo en ese punto.

Decoupling Capacitors and Power Integrity

Integridad de potencia (PI) asegura que el voltaje suministrado a cada IC permanece dentro de tolerancias especificadas bajo cargas transitorias. Colocar condensadores de desacoplamiento lo más cerca posible a los pines de potencia de dispositivos activos. Utilice una gama de valores de condensadores (por ejemplo, 10 μF, 100 nF, 1 nF) para cubrir un espectro de frecuencia amplia.

Consideraciones de fabricación para la producción de costos y efectos

Optimización de los Conde de capas

Elige el número mínimo de capas que satisfacen los requisitos eléctricos y de enrutamiento. Cada capa adicional aumenta el costo del material, ciclos de laminación, tiempo de perforación y riesgo de desguace. Una tabla de 4 capas es suficiente para muchos diseños de complejidad de bajo a medio. Para denso fan‐out BGA, 6 o 8 capas pueden ser necesarias. Evite la carga excesiva: si puede enruinizar todas las señales en dos capas internas más simuladas con suficientes

Selección de materiales y Prepreg Disponibilidad

El estándar FR-4 (Dk ~4.5) es un material de alta calidad y de baja calidad para el tratamiento de la pérdida de materiales, como Rogers 4000, Isola FR‐408HR, o Megtron 6. Para los diseños de construcción costosos, el material de la serie RF es muy fácil.

Diseño para reglas de fabricación

Cada fabricante de PCB publica un conjunto de reglas de diseño que cubren el ancho mínimo de traza, espaciamiento mínimo, anillo anular mínimo, a través de tamaños y ratios de aspecto. Siga estas reglas estrictamente para evitar costosos rediseños.

  • Traza/espacio mínimo: 4/4 mil (0.1/0.1 mm) para capas exteriores; 3.5/3.5 mil para capas interiores.
  • Mínimo por diámetro: 0,3 mm (12 mil) para vias mecánicas.
  • Anillo anular mínimo: 0.1 mm (4 milla) con placa de Clase 2.

Si su diseño requiere tolerancias más estrictas, discuta con el fabricante temprano — algunos pueden alcanzar 3/3 mil o más pequeños con procesos avanzados. Evite usar dielectrices extremadamente finas (traducido 3 mil) a menos que sea absolutamente necesario; son más difíciles de laminar consistentemente.

Limpieza, tolerancias y utilización del panel

Mantener una limpieza adecuada entre las características de cobre y los bordes de la tabla (típicamente 0,5 mm para capas interiores, 1 mm para capas exteriores) para evitar que el cobre esté expuesto durante el despanelamiento. Proporcionar suficiente limpieza alrededor de agujeros de montaje para evitar cortocircuitos. Para vias cerca de los bordes de la junta, considere usar una zona de mantenimiento para evitar roturas durante el enrutamiento.

Ejemplos avanzados de estacificación

Los siguientes apilamientos típicos ilustran cómo aplicar las directrices discutidas:

4-Layer Stack (Low‐Cost / Moderate Speed)

  • Capa 1: Señal / componente lateral
  • Capa 2: plano terrestre
  • Capa 3: Avión de energía
  • Capa 4: Señal / lado de soldadura

Este arreglo proporciona un excelente blindaje para las capas de señal, con los planos de tierra y de potencia que actúan como una referencia de baja impedancia. La impedancia puede ser controlada ajustando el espesor de la dielectricidad entre la Capa 1 y la Capa 2, y entre la Capa 3 y la Capa 4.

6-Layer Stack (Bien por High-Speed Digital)

  • Capa 1: Signal (top)
  • Capa 2: plano terrestre
  • Capa 3: Señal (capa de enrutamiento)
  • Capa 4: Señal (capa de enrutamiento)
  • Capa 5: Avión de energía
  • Capa 6: Signal (bottom)

Para mejorar la integridad de la señal, swap Layer 3 y Layer 4 para que haya un par de plano de tierra/poder adyacente a cada capa de señal. Alternativamente, utilice una distribución simétrica 1‐2‐1‐2‐1‐1‐1-1: señal – señal – poder – tierra – señal, que protege ambas capas de señal interna.

8-Layer Stack (High Density, Mixed Signals)]

  • Capa 1: Señal / componente
  • Capa 2: plano terrestre
  • Capa 3: señal (rutamiento de alta velocidad)
  • Capa 4: Plano terrestre
  • Capa 5: Avión de energía
  • Capa 6: señal (rutamiento de alta velocidad)
  • Capa 7: Plano terrestre
  • Capa 8: Señal / componente

Esta pila proporciona tres planos de tierra dedicados, que efectivamente aíslan cada capa de señal. La energía y el suelo están adyacentes (L4/L5) para una óptima capacitancia de plano.

Para más lectura sobre las limitaciones de diseño y fabricación de apilamiento, consulte el IPC‐2141A standard] o revise las guías de diseño publicadas por los principales fabricantes como Sierra Circuits y Altium.

Conclusión

Crear un apilador PCB multicapas exitoso requiere equilibrar el rendimiento eléctrico con coste y fabricación. Las pautas presentadas aquí — planificación de funciones de capa, mantenimiento de la simetría, uso de aviones dedicados, control de impedancia, y siguiendo reglas de fabricación — forman la base de un proceso de diseño robusto. Siempre simular señales críticas temprano, comunicar requisitos de apilación claramente a su fabricante, y se reparten constantemente sobre la retroalimentación.