Comprender las redes de distribución de energía

Una red de distribución de energía (PDN) es el sistema completo que ofrece energía eléctrica de una fuente a cada carga en una placa de circuito impreso. Incluye reguladores de tensión, trazas, planos, vias, condensadores de desacoplamiento, y los interconexos entre ellos. El objetivo principal de un PDN es mantener un voltaje estable en cada pin de cada dispositivo activo, independientemente de las exigencias de la corriente transitoria.

[LT] [LT] [FLT] [4]]] [4]] [El valor máximo de la tolerancia es: [FLT] [4] [4]] [4]

Desafíos clave en el diseño de PDN

  • Las caídas de tensión debido a la resistencia y la impedancia: Las pérdidas resistivas de DC (I×R) reducen el voltaje entregado; los picos de impedancia de AC causan dropas transitorias.
  • Acoplamiento de ruido entre señales y líneas de potencia: El ruido de conmutación simultáneo (SSN) y la onda de tracción de la corriente de potencia inducen errores en circuitos digitales sensibles analógicos o de alta velocidad.
  • Interferencia electromagnética (EMI): Grandes lazos de corriente en el ruido radial del PDN que deben cumplir límites regulatorios.
  • Mantener la integridad de la señal: Una fuente de alimentación ruidosa degrada los márgenes de tiempo y aumenta las tasas de terror de bits.

El papel de los capiores desacopladores

Los condensadores de desacoplamiento son la herramienta principal para manejar la impedancia de alta frecuencia. Actúan como depósitos de energía locales, proporcionando corriente instantánea durante eventos de conmutación antes de que el regulador de tensión pueda responder. Los condensadores de diferentes valores y tamaños de paquetes (por ejemplo, 10 μF, 0.1 μF, 10 nF, 1 nF) se colocan en paralelo para crear una banda de baja impreancia.

La colocación es crítica: los condensadores deben estar lo más cerca posible de los pines de potencia de la carga IC, con trazas cortas, anchas o directas a través de conexiones al plano de potencia. Cada milímetro de longitud de traza agrega inductancia, desplazando el SRF hacia abajo y reduciendo la eficacia. Para la desacoplamiento de frecuencia más alta (ambos ~100 MHz), la condensación incrustada dentro de los planos de la orden de laminados.

Estrategias para reducir las gotas de tensión

Las gotas de tensión en un PDN tienen dos componentes: una caída de tensión DC debido a la resistencia a trazas o a planos, y una caída de AC debido a corrientes transitorias que fluyen a través de la inductancia y resistencia. Minimización de ambos requiere un diseño cuidadoso de la vía de entrega de energía del regulador a la carga.

Reducción de la caída del voltaje DC

La resistencia de DC (DCR) de los trazos de energía y los planos es inversamente proporcional a la zona transversal. Usar los trazos más amplios posibles -a menudo un cobre que cubre toda una capa- y seleccionar cobre más grueso (por ejemplo, 2 oz/ft2 en lugar de 1 oz/ft2) para reducir la resistencia por longitud de unidad.

AC Voltage Drop y Respuesta Transient

Las gotas de tensión transitoria se producen cuando una carga se reduce instantáneamente a la corriente (por ejemplo, durante las transiciones de bordes de reloj o el despertamiento del procesador). La inductancia del PDN resiste cambios en la corriente, causando un aumento de tensión proporcional a L di/dt.

Análisis de gotas de IR y simulación

[LT2] análisis de frecuencias IR[LT] [Facter] [FLT] [Fábrica de datos] [Fábrica de datos] [Fábrica de datos] [Fábrica de datos de la serie de datos de la serie de datos de la serie de datos de la serie de datos de la serie de datos de la serie de datos de la serie de datos de la serie de datos de datos de la serie de datos

Reduciendo el Coupling de Noise y el EMI

El acoplamiento conductivo ocurre cuando las corrientes de retorno de múltiples circuitos comparten el mismo impedancia en el plano de potencia; el acoplamiento radiativo se deriva de grandes antenas de bucle formadas por el poder y las vías terrestres. Un esfuerzo centrado en el aislamiento y el filtrado produce mejoras dramáticas en el ruido general del sistema.

Fuentes de ruido y mecanismos de coupulación

La fuente de ruido más común en un PDN es el ruido de conmutación simultánea (SSN), generado cuando muchas salidas de un interruptor IC digital en la misma dirección al mismo instante. El aumento de corriente resultante fluye a través del paquete y la inductancia PCB, creando un rebote de tensión en el carril de alimentación. Este ruido puede combinarse con otros circuitos a través del propio plano de potencia (acoplamiento de regulación de frecuencias) o mediante señales adyacentes.

Isolación de ruido de señal a potencia

Para evitar el ruido de la planta de energía de dañar señales digitales sensibles analógicas o de baja tensión, use técnicas de aislamiento físico. Una técnica de plano dividida: crear una isla de energía separada para la sección ruidosa y conectarla al plano principal a través de una cuenta de ferrite o un regulador dedicado puede contener el ruido de la división.

Técnicas de filtración

  • ]Carillas de ferrito: Estos inductores perdedores proporcionan impedancia a las frecuencias altas (típicamente √10 MHz) y disipan el ruido como calor. Elige cuentas clasificadas para la corriente de DC para evitar la saturación, que reduce la impedancia. Colocar cuentas en serie con el rastro de potencia, cerca de la fuente de ruido.
  • RC snubbers: Para la salida del regulador de conmutación, un snubber RC (un resistor de serie y condensador) humedece la resonancia de alta frecuencia en el carril de potencia. El valor de resistencia es típicamente unos pocos ohmios, y el condensador es un MLCC de bajo nivel.
  • π-filters: Una combinación de una granada de ferrite flanqueada por un condensador en cada lado forma un filtro de π de baja pasada, que proporciona atenuación ⁇ 20 dB a 100 MHz. Utilice estos filtros para cada entrada de potencia a circuitos sensibles (p. ej., PLLs, ADCs).

PDN Diseño Mejores Prácticas

Adoptar un enfoque sistemático de la distribución de PDN desde el inicio del proceso de diseño PCB ahorra tiempo de iteración y mejora el éxito de primera pasada. Las siguientes prácticas se destilan de décadas de diseños de tableros de alta velocidad y de alta potencia.

Optimización de la capa de acceso

Para una placa de cuatro capas, la práctica común es: superior (señal), tierra, potencia, fondo (señal).Los planos de tierra y potencia deben estar tan unidos como sea posible (por ejemplo, con un espesor de núcleo de 100 μm) para maximizar la capacitancia de los planos intermedios, que proporciona una unidad de alta frecuencia intrínseca de descodificación de seis niveles.

Via Stitching and Placement

Cada transición entre capas (por ejemplo, desde el plano de potencia hasta el pin IC) introduce por inductancia. Para minimizar esto, utilice múltiples vias en paralelo, un medio típico tiene inductancia de 0,5 nH a 1 nH; dos vias arrastren que a 0,25 nH–0,5 nH. Lugar de desacoplamiento de los cables de la potencia de los condensadores, idealmente directamente debajo de los recuadros en un

Medición y verificación

Después de la fabricación, mide la impedancia PDN utilizando un analizador de red vectorial (VNA) con una sonda de impedancia dedicada. Conecte la sonda directamente al perno de potencia de un IC clave, con el otro plomo al suelo cercano a través. La medición debe mostrar una curva de impedancia suave que se queda abajo [FLT2]]

Selección de componentes para PDN

Elegir los condensadores de desacoplamiento y voluminosos adecuados es tan importante como su colocación. Los parámetros clave son la capacitancia, el voltaje nominal, ESR, ESL y SRF.

  • MLCCs (X5R, X7R): Trabajar bien para el desacoplamiento de frecuencias medias y grandes (1 kHz–100 MHz). X7R tiene una mejor estabilidad de temperatura. Tenga en cuenta que el biserio DC descompone, la capacidad puede bajar 50–80% cerca del voltaje nominal.
  • MLCCs de Low-ESL (reverse-geometry, L-type): Ofrezca la inductancia tan baja como 100 pH, ideal para desacoplamiento de GHz-range. Utilice estos directamente bajo paquetes BGA.
  • condensadores de tamÃ3n y polímeros: Alta capacitancia (10 μF–100 μF) con ESR moderada (100 mΩ–1 Ω). Se amortiguan resonancias pero son más inductivas que los MLCCs. Usan como almacenamiento en granel cerca de los reguladores.
  • capacitores electroglióticos: Condenancia muy alta (100 μF–1000 μF) pero respuesta de frecuencias altas y limitadas. Únicamente se puede utilizar para el filtrado a granel de DC (por ejemplo, entrada a un regulador de conmutación).

Una regla común de pulgar es colocar un condensador de vracs (10 μF – 100 μF) por cada pulgada cuadrada de área PCB, más una tapa de frecuencia media (0.1 μF) y una tapa de alta frecuencia (10 nF) por IC de alta velocidad. Adaptar la selección a la demanda actual de corriente transitoria utilizando simulaciones SPICE.

Conclusión

Diseño de una red de distribución de energía que ofrece un voltaje estable con un acoplamiento mínimo de ruido es un acto de equilibrio entre la resistencia DC, la impedancia AC, la parasitaria de componentes y el diseño físico.Con el establecimiento de una baja impedancia de destino en todo el espectro de frecuencias, utilizando estrategias de desacoplamiento óptimas, separando circuitos ruidosos y sensibles, y verificando el diseño mediante simulación y medición, los ingenieros