Table of Contents
Introducción: La creciente importancia de la integridad del poder en el diseño moderno PCB
La integridad de la energía (PI) se ha convertido en un factor determinante en el éxito de los diseños de tableros de circuito impresos de alta velocidad. Como subida de tensión de componentes, las exigencias actuales aumentan y aumentan las velocidades de conmutación, manteniendo una red de suministro de energía limpia y estable (PDN) ya no es una preocupación secundaria, es un obstáculo de diseño de primera orden.
Consideraciones de planificación temprana y diseño
Establecimiento de una meta de presupuesto de la energía y de impedancia del PDN
[LT] [LT4] [FLT] [4]] [4]] [4]] [4]]] [4]]] [4]]] [4]]
Estadificación y selección de materiales para la distribución de energía de baja densidad
El diseño de la placa de restitución tiene un impacto profundo en la impedancia de PDN. Un avión de potencia dedicado y un plano sólido cerca forman un condensador de plan paralelo de baja inductancia. Temprano en la fase de diseño, elige un apilamiento que proporciona al menos un par de tierra-caliente contiguo por el carril de tensión principal, con un espesor dieléctrico de 2 a 4 mil (50 a 100 μm) para maximizar la condensación de la inceso.
Determinación de las vías de poder esenciales y planificación de la estrategia de desacoplamiento
No todos los componentes imponen el mismo estrés en el PDN. Procesadores digitales de alta velocidad, reguladores de conmutación, y amplificadores de potencia RF dibujan grandes, transientes rápidos que demandan desviaciones de baja potencia. Apague la ubicación física y el perfil actual de cada carga. Identificar qué circuitos son sensibles al ruido de la carril de potencia (p. ej., PLL, capacitadores de alto rendimiento) y que generan ruido.
Técnicas de simulación y modelado
Análisis de frecuencia-dominio: Resonancias del plane y PDN Impedancia
La simulación de dominio de frecuencias es la columna vertebral del análisis de integridad de potencia. Al modelar el PCB como una estructura electromagnética 2D o 3D, los ingenieros pueden calcular los impedancias de los pares de avión de nivel de potencia a través de la frecuencia. Estas simulaciones revelan resonancias: picos en impedancia causados por ondas de pie entre los bordes de avión, que pueden amplificar el ruido a las frecuencias problemáticas.
Análisis de transitoria de tiempo-dominio usando modelos SPICE e IBIS
Si bien el análisis de dominio de frecuencias le dice que si la impedancia PDN es aceptable, la simulación de tiempo-dominio muestra el voltaje actual en los pines de suministro IC durante eventos dinámicos. Las simulaciones SPICE, utilizando el plano extraído y a través de modelos, junto con los modelos IBIS (I/O Buffer Information Specification) para los controladores, pueden predecir la respuesta de tensión de suministro a un transitorio de fuente.
Coupling electromagnético entre redes de energía y señalización
La integridad de la energía está íntimamente relacionada con la integridad de la señal y la EMC. Las señales que cruzan las ranuras en el suelo o el plano de energía crean discontinuidades de retorno, la radiación de movimiento común. La simulación 3D EM de una red crítica o una sección representativa de la junta puede mostrar cómo el ruido del avión de energía se combina con las señales de ruido.
Estrategias de optimización de diseño
Desacoplamiento de la colocación del capacitor y reducción de la inductancia del montaje
La colocación de capacitor es más importante que la condensación total. Un condensador situado lejos de los pines IC tiene una alta inductancia de montaje debido a las largas trazas y múltiples vias, que aumenta su impedancia efectiva en frecuencias altas. Optimize la colocación mediante la colocación de los condensadores de menor valor más cercanos a las bolas de potencia o los pines del IC - preferiblemente en el mismo lado de la tabla y dentro de 50 milímetros
Optimización de conexiones de baja intensidad
Los vias son un importante contribuyente a la inductancia PDN. Cada vía que pasa de una almohadilla capacitor al par plano añade inductancia proporcional a su altura y inversamente proporcional a su diámetro. Para minimizar esto, utilice vias de mayor diámetro (por ejemplo, 0,020 pulgadas o 0.5 mm) para conexiones de potencia, y mezclar la potencia y el suelo vía para cancelar la inductancia mutua.
Plane Excitación y Gestión de Planos Divididos
Cuando coexisten varios dominios de tensión (por ejemplo, 1.8V, 3.3V, 5V), considere usar planos contiguos en diferentes capas en lugar de dividir un solo plano. Cada par de avión forma su propia cavidad; planos adyacentes en diferentes capas deben ser colocados cerca para maximizar la capacitancia de avión. Si los planos de división son ineludibles – por ejemplo, para aislar suministros analógicos del ruido digital – lugar de la división tal que la ranura no se hace
Módulo Regulador de tensión integrado (VRM) Modelado
El modelo de regulación de VRM de baja frecuencia incluye la salida de la serie de presión y la salida de la serie de la serie de la serie de la serie de la serie de la serie de la serie de la unidad de presión (Rm + Lm) en paralelo con una fuente de tensión.
Validación y pruebas
Medición de impedancias PDN utilizando analizadores de redes vectoriales
Después de la fabricación de prototipos, mide la impedancia PDN en lugares críticos (la bola de potencia IC, la salida VRM y en almohadillas capacitoras).Utilice un VNA de dos puertos con una técnica de medición de brillo, que utiliza una sonda de baja inductancia para contactar con los puntos de prueba.
Pruebas de Ripple y Transient de voltaje de tiempo-dominio
El diseño de alta frecuencia de ancho de banda es muy alto (≥1 GHz) con una solución de prospección de baja inductancia para medir el voltaje en los pines de potencia IC durante el peor funcionamiento del caso, por ejemplo, ejecutar una secuencia de bits de pseudoranda (PRBS) en I/O digital o un patrón de rebote en FPGAs.
Análisis de gotas de IR y Consideraciones Termales
DC IR gota en el PDN puede reducir el margen de tensión a cargas distantes. Utilice una herramienta de análisis de DC (por ejemplo, PowerDC) para calcular la caída de tensión a través de planos, vias y trazas. Para los raíles de alta corriente (por ejemplo, 10A+), la caída de tensión de unas pocas milimétricas puede causar decenas de milivolts de pérdida, que debe ser presupuestado.
EMC Testing de Emisiones Relacionadas con el Poder
Resonancias de avión de potencia a menudo se manifiestan como emisiones radiadas de banda estrecha. Use una sonda de campo cercano y analizador de espectro para escanear la superficie de tablero para puntos calientes de campo eléctrico y magnético en las frecuencias resonantes identificadas en simulación. Estas mediciones pueden guiar la adición de choques de alta velocidad en cables, colocación de latas de blindaje, o revisión de la geometría de avión.
Pitfalls comunes y cómo evitarlos
Los equipos experimentados caen en trampas que comprometen PI. Un error frecuente es sobre-relatar en un único tipo de condensador de desacoplamiento; una mezcla de valores que abarcan varias décadas (por ejemplo, 10 μF, 1 μF, 0.1 μF, 10 nF, 1 nF) es más eficaz. Otro está colocando condensadores demasiado lejos del IC o routing su conexión a través de trazas largasivas
Integrando el análisis de PI en el flujo de trabajo de diseño
Para incrustar el análisis de integridad de energía sin problemas, cree un “checkpoint” en cada etapa de diseño importante: después de la definición de apilamiento (impedancia de plano 2D), después de la colocación de componentes ( simulación de desacoplamiento de pre-layout) después de la routización (correo de impedancia PDN y caída de IR), y antes de la grabación (e equipo térmico y EMC pre-escan).
Tendencias futuras y Temas avanzados
Como los datos superan los 100 Gbps y los voltajes bajan por debajo de 1V, la integridad de la energía se entrelazará aún más con la integridad de la señal y la compatibilidad electromagnética. Las técnicas emergentes incluyen la medición de impedancia PDN en la dieta utilizando anillos de sensores integrados, optimización de descodificación asistida por máquina, y el uso de herramientas de síntesis interconectadas para generar geometría de forma automática que satisfacen las impedancias de vanguardia.
Conclusión: Compromiso para el análisis de integridad del poder inicial e iterativo
El análisis de integridad de energía no es un solo paso, es un proceso continuo que comienza con la planificación arquitectónica y termina con la validación física. Al establecer objetivos de impedancia PDN claros, seleccionar un apilamiento de baja inductancia, realizar simulaciones de frecuencia y tiempo de dominio, optimizar la colocación de condensadores y a través de estructuras, y rigurosamente probar prototipos, los ingenieros pueden reducir significativamente el riesgo.