El desafío del espacio en electrónica moderna

Como los dispositivos electrónicos se reducen en tamaño y exigen mayor funcionalidad, la presión sobre los ingenieros para empaquetar más rendimiento en huellas más pequeñas nunca ha sido mayor. Amplificadores de potencia (PA), que son esenciales para la comunicación inalámbrica, radar y frontales RF, tradicionalmente ocupan un área de tablero importante debido a sus grandes componentes pasivos y requisitos de disipación de calor.

¿Por qué la integración 3D para amplificadores de potencia?

El principal controlador para la integración 3D es la demanda incesante de minimizar en dispositivos móviles, IoT, aeroespaciales y médicos. Al apilar capas, el área total ocupada por un subsistema amplificador de potencia puede reducirse en un 50% o más en comparación con un diseño tradicional 2D. Más allá de los ahorros espaciales, el enfoque vertical ofrece varios beneficios eléctricos y térmicos que mejoran directamente el rendimiento de PA.

Reducir las interconexiones de parásitos y más cortos

En un diseño 2D, la distancia entre el amplificador de potencia y otros bloques de circuitos críticos (como los conductores, redes de emparejamiento, o circuitos de sesgos) puede ser varios milímetros, introduciendo inductancia parasitaria y capacitancia que degradan la eficiencia y el ancho de banda. En una onda 3D-IC, estas conexiones pueden reducirse a decenas de micrometros usando TSVs y microbumps.

Mejores oportunidades de gestión térmica

Los amplificadores de potencia generan calor sustancial debido a su baja eficiencia (normalmente 30-60% para clases lineales). En una pila 3D, las fuentes de calor se pueden colocar más cerca del disipador de calor, y la pila en sí puede incorporar vias térmicas, canales microfluídicos, o separadores de calor directamente dentro de las capas. Esto permite una mayor difusión de calor en comparación con un diseño plano donde el calor debe viajar lateralmente a través de las técnicas de la subrriclicoida.

Integridad de la señal mejorada

Las interconexiones verticales cortas en 3D-IC reducen el área de bucle para las vías de retorno actuales, minimizando la interferencia electromagnética (EMI) y el crosstalk. Esto es particularmente importante para los amplificadores de potencia que manejan oscilaciones de tensión grandes y picos de alta corriente. Al aislar la capa PA con planos de tierra dedicados y estructuras de blindaje, el impacto en circuitos analógicos adyacentes digitales o sensibles puede ser mitiados.

Estrategias básicas para integrar los amplificadores de potencia en los CIC 3D

Varias técnicas probadas permiten la integración exitosa de amplificadores de potencia en pilas 3D. Estas estrategias deben ser cuidadosamente equilibradas contra la complejidad del proceso, el costo y los objetivos de rendimiento.

Apilamiento vertical y Partición de capa

El enfoque más sencillo es colocar el amplificador de potencia en su propia capa dedicada dentro de la pila. Esta capa puede ser optimizada para los requisitos específicos de la PA: trazas de cobre más gruesas para las dielectrices de alta corriente, baja pérdida para el rendimiento de RF, y vias térmicas dedicadas. La capa PA puede sentarse en la parte inferior de la pila (cerca al disipador de calor) o en el centro, dependiendo de la lógica de la gestión térmica, las redes

Vias de silicio (TSVs) para Interconexión

Los TSV son la piedra angular de la integración 3D. Para los amplificadores de potencia, los TSV deben diseñarse para manejar las altas corrientes (a menudo нели 1 A) y las señales de alta frecuencia (hasta decenas de GHz). Las consideraciones clave incluyen el diámetro, el campo y el material.

Microbump y Bonificación Híbrida

Entre capas, microbombas de punta fina (10-40 μm de diámetro) o unión híbrida directa (sub-10 μm de campo) proporcionan la conexión eléctrica y mecánica. Para las PAs de alta potencia, los arrays de microbump se pueden utilizar para distribuir corriente y calor. La unión híbrida ofrece menor resistencia y mayor densidad, pero requiere superficies extremadamente planas y limpias.

Técnicas de gestión térmica

La gestión térmica es el mayor desafío al apilar amplificadores de potencia intensivos de calor. Sin soluciones adecuadas, las temperaturas de unión pueden superar los 150°C, lo que lleva a una menor eficiencia, fallos de fiabilidad y degradación del rendimiento.

Vías termales y microcanales

Los viales termales son agujeros llenos de metal que proporcionan una vía de baja resistencia térmica desde la unión PA a un disipador de calor externo. Pueden integrarse en la capa PA en sí o a través del interposer. Para flujos de calor extremos (conectar 100 W/cm2), microcanales grabados en el interpositor de silicio o la parte posterior de la matriz PA se pueden utilizar con el enfriamiento de agua (por ejilla).

Esparcidores de calor y Planes Termales embedidos

En la pila se puede extender el calor lateralmente antes de llegar a los vias termales, lo que reduce la temperatura del punto de calor y permite un enfriamiento más uniforme. El separador de calor también puede servir como plano de tierra para las señales RF, proporcionando doble funcionalidad.

Refrigeradores termoeléctricos (TECs)

Para aplicaciones que requieren refrigeración activa en forma compacta (por ejemplo, transceptores ópticos o sistemas de satélite), micro-TECs pueden integrarse en el interpositor o montarse directamente por encima de la PA. Aunque añaden consumo de energía, los TEC pueden mantener una temperatura estable independientemente de las condiciones ambientales, mejorando la linealidad de PA y la fiabilidad.

Selección de materiales y diseño Dielectrónico

Los materiales utilizados para las dielectrices de intercapa (ILD), sustrato y metalización influyen directamente en el rendimiento eléctrico de la PA, especialmente en frecuencias de microondas y onda milímetro.

Dielectrices de baja pérdida

El dióxido de silicio estándar (SiO2) tiene una pérdida de alrededor de 0.01 en frecuencias altas, que puede causar atenuación inaceptable en la vía de salida PA. Dielectricidad de baja pérdida como benzociclobutene (BCB), poliimido o dielectricidad avanzada de polimérico (por ejemplo, LCP o PTFE) pueden substituir los materiales de transmisión.

Metales de alta densidad

El cobre es el metal más común para interconexos 3D-IC. Sin embargo, para amplificadores de potencia, el efecto de la piel en las altas frecuencias obliga a fluir en la superficie. Usando cobre más grueso (por ejemplo, 5-10 μm) o aplicando un acabado de plata o oro en las vías de señal crítica puede reducir pérdidas ohmicas. En algunos diseños, pilares de cobre con una salida de oro se utilizan para conexiones de alta frecuencia PA.

Consideraciones de la integración heterogénea

A menudo el amplificador de potencia se fabrica en una tecnología semiconductora diferente (GaAs, GaN o SiGe) que el resto de la pila (que utiliza CMOS estándar). Esta integración heterogénea requiere un diseño cuidadoso de la interfaz entre tecnologías. Por ejemplo, las PAP de GaN operan a altas tensiones (20-50 V) mientras que la lógica CMOS utiliza 0.9-1.8 V. La pila de espesor 3D debe incluir interruptores de nivel, estructuras de control de dominios.

Consideraciones y desafíos de diseño

Si bien las estrategias anteriores permiten la integración, se deben abordar varias consideraciones prácticas durante la fase de diseño para evitar una re-puntes costosos.

Registro de alineación y capa

Para los circuitos de PA con líneas de transmisión muy espaciadas (por ejemplo, 50 μm de campo), incluso un error de 1 μm puede alterar la impedancia característica y causar desajuste. Usar marcas de alineación en cada capa y un sistema de coordenadas global durante la litografía es esencial. La unión de nivel de onda (vs. die-level) puede mejorar la coherencia.

Pruebas y Buena Morir (KGD)

Prueba de un amplificador de potencia después de que se incrusta en una pila es difícil porque muchos nodos internos son inaccesibles. Es crítico para asegurar que cada morir en la pila es un bien conocido (KGD) antes de la unión. Para PAs, esto incluye pruebas de DC, mediciones de S-parametro pequeño-signal, y caracterización de potencia y eficiencia de gran señal. Cualquier falla PA morir puede hacer que la interfaz de auto-reciente construida.

Red de entrega de energía (PDN)

Los amplificadores de potencia dibujan grandes corrientes pulsadas (especialmente en señales moduladas como 5G NR o radar). La red de suministro de energía dentro de la pila 3D debe proporcionar baja impedancia sobre un amplio rango de frecuencia para evitar los droops de tensión y las emisiones espurias. Esto requiere una colocación cuidadosa de condensadores de desacoplamiento (posiblemente integrado en el interposador o dentro de la pila), TSV de baja inductancia

Coupling e Isolación electromagnética

La proximidad estrecha de capas en una pila 3D puede llevar a un acoplamiento electromagnético no deseado entre la salida PA y los circuitos analógicos o digitales sensibles.

  • Escudos de tierra dedicados entre capas (por ejemplo, un plano de tierra de patrón en la parte posterior de la muerte de PA).
  • Utilizando señalización diferencial para la entrada y salida de PA (si es aplicable).
  • Separación física de la capa PA de bloques sensibles al ruido, ayudados por vias térmicas que también actúan como muros de aislamiento.
  • Simular el entorno electromagnético 3D completo (por ejemplo, utilizando HFSS o CST) para identificar caminos de acoplamiento y ajustar el diseño en consecuencia.

Conceptos de integración avanzada

Más allá de las estrategias básicas, varias técnicas emergentes prometen ahorros espaciales y mejoras de rendimiento para futuros amplificadores de potencia 3D-IC.

Integración monolítica 3D

Los procesos de integración monodráfica 3D-IC (M3D) construyen múltiples capas de dispositivo secuencialmente en el mismo sustrato, evitando la necesidad de TSVs y unión. Para los amplificadores de potencia, esto permitiría que la PA se fabricara en una capa superior de GaN o GaAs-on-Si, con circuitos de control CMOS en la capa inferior.

Componentes pasivos incrustados

Las redes de unión, las picaduras y los filtros para amplificadores de potencia utilizan a menudo grandes inductores y condensadores que consumen un área significativa. En 3D-ICs, estos pasivos pueden integrarse en el interpositor o capas pasivas dedicadas usando tecnología de suciedad delgada.

Co-Design of Antenna and PA

Para aplicaciones inalámbricas, el amplificador de potencia suele conducir una antena. En un 3D-IC, la antena puede integrarse en la capa superior de la pila, directamente por encima de la PA. Esto elimina la necesidad de una línea de transmisión separada y un conector, ahorrando espacio y reduciendo la pérdida. La salida de la PA puede ser igualada a la impedancia de la antena a través de una estructura de acoplamiento (por ejemplo, aproximación óptima).

Estudio de caso: A 28 GHz PA en un 3D-IC para 5G

Para ilustrar estas estrategias, considere un amplificador de potencia de 28 GHz destinado a un módulo de radio de 5G de estación base. El módulo debe producir 1 W (30 dBm) por elemento, mientras que se ajusta en un área de 5x5 mm por elemento (incluyendo la antena).

  • ]Apilación de capa:] capa inferior (control de Conductor y sesgo CMOS), capa media (GaN PA die, chancla de chancla), capa superior (antena en substrato de baja pérdida). La GaN PA es un diseño de cuatro etapas optimizado para 28 GHz.
  • TSVs: 100 TSVs (20 μm de diámetro, 50 μm de campo) para potencia y tierra, con un TSV coaxial dedicado para la salida RF a la antena. Cada TSV se modela con inductancia 0.1 nH y capacitancia 0.05 pF.
  • Terrimal: Un esparcidor de calor de diamante de 100 μm está incrustado en el interpositor directamente debajo de la matriz de la cadena. 200 vias térmicas (10 μm de diámetro) conectan el esparcidor de calor a un enfriador de microcanal en el interposador de silicio. El líquido de refrigeración es de glucocol de agua, que fluye a 0.5 L/min.
  • ]Equipamiento: La red de emparejamiento de salida está parcialmente integrada en la propia PA, con el ductor de la rejilla restante realizado como espiral en el interposer usando cobre de 10 μm de espesor. Un condensador MIM (50 pF) para el bloqueo DC está incrustado en el interpositor.
  • Resultado: La huella total por elemento se reduce en un 40% en comparación con un diseño 2D, con un PAE simulado de 40% y potencia de salida de 30 dBm. La temperatura de unión se mantiene por debajo de 120°C a 50°C ambiente.

Conclusión

[R] El diseño de la interfaz de usuario es un proyecto de análisis de la tecnología de la información y la tecnología de la información y la tecnología de la información y la tecnología de la información y la tecnología de la información y la tecnología de la información, y la tecnología de la información y la tecnología de la información, la tecnología de la información y la tecnología de la información y la tecnología de la información y la tecnología de la información, la tecnología de la información y la comunicación.