Este sistema científico de exploración de imágenes analógicas (ADCs) sirve como el vínculo crítico entre fenómenos físicos continuos y representaciones digitales discretas en sistemas de medición de alta precisión. Aplicaciones que van desde la espectroscopía nuclear y la espectrometría de masas a LIDAR y demanda de imágenes médicas ADCs que ofrecen una linealidad excepcional y un amplio rango dinámico.

Metrices básicas: linealidad y rango dinámico definido

Antes de profundizar en estrategias de optimización, es esencial establecer definiciones precisas para la linealidad y rango dinámico, ya que se aplican a los ADC científicos. Estos parámetros no son meramente especificaciones abstractas sino que determinan directamente la fidelidad y usabilidad de los datos adquiridos.

Linearidad: No linealidad integral y diferencial

La línea de la fuente de LN cuantifica la exactitud del código de salida digital de ADC representa el voltaje de entrada analógico en toda la gama del convertidor. Dos figuras principales de la línea de mérito describen: la no linealidad integral (INL) y la no linealidad diferencial (DNL). INL mide la desviación máxima de la función de transferencia real de una línea recta ideal, generalmente expresada en bits menos significativas (LSB)

La alta linearidad es especialmente crítica en el análisis espectral y la metrología de precisión, donde la distorsión armónica y los tonos espurios pueden enmascarar señales débiles o introducir lecturas falsas. La nolinearidad se manifiesta como armónica de la frecuencia fundamental en el dominio de frecuencia, rango dinámico libre de espuros directamente degradante (SFDR).

Rango dinámico: SFDR, SINAD y número efectivo de bits

El rango dinámico en ADCs es la relación de la señal más grande que el convertidor puede manejar (normalmente la entrada a gran escala) a la señal detectable más pequeña, a menudo definida cuando la relación de señal a ruido y distorsión (SINAD) es a un nivel mínimo aceptable. En la práctica, rango dinámico está estrechamente relacionado con SFDR (la proporción de la amplitud de la compañía a la mayor espoleta) y SINAD, que incluye ambos parámetros de ruido.

El rango dinámico es particularmente importante cuando se miden señales con grandes variaciones de amplitud, como en monitoreo sísmico o astronomía radio. Una amplia gama dinámica permite captura simultánea de componentes débiles y fuertes sin saturación o ruido excesivo de cuarentena.

Opciones arquitectónicas fundamentales para los ADC científicos

La arquitectura de un ADC impone límites fundamentales a la linealidad alcanzable y el rango dinámico. La selección de la topología del convertidor adecuado es la primera y más impactante decisión de diseño.

Registro de ADPs de Aproximación Sucesiva

Los ADCs de SAR son ampliamente favorecidos en la instrumentación científica por su excelente eficiencia de potencia y linealidad inherente cuando están bien diseñados. Los convertidores de SAR modernos emplean convertidores capacitivos de carga digital a análog (CDAC) con arrays de capacidad de división y técnicas de escalado para lograr 16-18 bits a velocidades de muestra hasta varios megas emparejamientos por segundo.

Pípelined ADCs

Los ADCs pipelined ofrecen un buen intercambio entre resolución y velocidad, alcanzando normalmente 12–16 bits en cientos de megasamples por segundo. Cada etapa resuelve unos pocos bits y pasa el residuo a la siguiente etapa. Las fuentes primarias de no linearidad en convertidores conductos con rango de bandas interetapadas son los errores de ganancia, el desajuste capacitor en los DAC multiplicadores, y los offsets de fondo.

Sigma-Delta (Δxia) Moduladores

Los ADCs de Sigma-delta no están preparados para lograr una resolución extremadamente alta (hasta 32 bits) a anchos de banda bajos a moderados. Emplean el oversampling y la configuración de ruido para empujar el ruido de cuantificación fuera de la banda de señal, que puede entonces ser filtrado digitalmente.

Estrategias de diseño de circuitos para maximizar la linealidad

Una vez que la arquitectura es elegida, el diseño detallado del circuito determina si se realiza el potencial teórico. Ambos dominios analógicos y digitales contribuyen a la optimización de la linealidad.

Técnicas de emparejamiento y diseño

En SAR y convertidores con tuberías, la linearidad está dominada por la combinación de condensadores. En un CDAC con peso binario típico, la relación del condensador más grande con el más pequeño puede ser 2^N:1. Para la precisión de 16 bits, que coinciden mejor que el 0.0015% es necesario.

  • ]Diseño de concentrado: Los capaciadores (o resistores) se organizan en un patrón simétrico que cancela gradientes lineales en espesor o dopaje de óxido. Por ejemplo, el condensador más grande puede dividirse en múltiples células unitarias distribuidas a través de la matriz.
  • Estructuras nebosas: Alrededor de condensadores activos con condensadores de dummy mitifica los efectos de corte y procesamiento de los bordes que causan desajuste sistemático.
  • DACs segmentados: Los bits más significativos se implementan con una matriz binaria, mientras que los bits menos importantes utilizan elementos de unidad de tamaño igual para mejorar el DNL en las principales transiciones.
  • ]Bolsificación de calibración: Introducción de unas pocas células de unidad adicionales que pueden ser activadas durante un ciclo de calibración permite la corrección digital del desfase residual.

Para ADCs con tuberías, las redes de resistencia precisas para la generación de voltaje de referencia también requieren un ajuste cuidadoso o elemento dinámico (DEM). DEM aleatoriza el uso de elementos unitarios, convirtiendo el desajuste sistemático en ruido en forma que se encuentra fuera de la banda de señal.

Diseño de amplificador operativo para una baja distorsión

En los moduladores de sigma-delta y amplificadores de residuos, el amplificador de transconductancia operacional (OTA) es la fuente principal de la no linearidad. Finite DC gana conduce a la resolución de errores y distorsión armónica. Para lograr linearidad superior a 100 dB, los OTAs deben tener un beneficio DC superior a 100 dB y un producto de ganancia suficiente para establecerse a 16 bits de precisión dentro de media reloj.

  • Incremento de los juegos: Usando etapas de casco o cascos regulados para aumentar la impedancia de salida y la ganancia de apertura.
  • Salidas Clase-AB: Proporcionar grandes tasas de rocío para manejar los transitorios rápidos sin distorsión desdichada.
  • El reinicio del fabricante y la auto-construcción: Removing offset and low-frequency flicker noise that can modulate the gain and produce distortion.

En ADCs con gasoductos de alta velocidad, el amplificador de residuos emplea a menudo una arquitectura de capacidad conmutada con doble muestreo correlacionado para reducir el desplazamiento y 1/f de ruido, mejorando así la linealidad en frecuencias de baja entrada.

Cancelación de la señalización diferencial y la distorsión de orden

Prácticamente todos los ADCs científicos utilizan topologías totalmente diferenciales. La señalización diferencial rechaza intrínsecamente el ruido común y armónicas aún ordenadas. La cancelación ocurre porque los componentes de distorsión de orden uniforme están en fase en las dos salidas, por lo que aparecen como señales de movimiento común que se suprimen por la conversión de un solo soporte. Por esta razón, la distribución de la simetría residual entre la trayectoria positiva y la

Técnicas de calibración para mejorar la linealidad

Incluso con una arquitectura y un diseño óptimos, las variaciones de proceso y la deriva de temperatura provocan no linealidades sistemáticas. La calibración — tanto en primer plano como en segundo plano— es necesaria para lograr el máximo rendimiento.

Calibración del primer plano

La calibración terrestre se realiza durante el inicio o en un modo de calibración dedicado. Se registran señales analógicas conocidas (por ejemplo, una rampa lineal o un conjunto de voltajes DC precisos) y se registran los códigos de salida ADC. Las desviaciones de la salida ideal se almacenan como una tabla de búsqueda (LUT) offset o corrección por código.

Calibración de fondo

La calibración de fondo funciona continuamente mientras que la ADC convierte señales reales. Normalmente emplea métodos estadísticos o basados en correlación. Un enfoque común añade una pequeña secuencia de ruido de pseudoranda a la entrada analógica, la digitaliza y luego resta el éter conocido en el dominio digital. Al analizar las estadísticas de la salida corregida, los errores de desajuste se pueden identificar en el DAC o en el propio ADC.

Auto-Calibración digital para los ADCs Pipelined

Los ADCs con pipelined a menudo incorporan calibración digital que corrige errores de ganancia interestual y no linealidades en el DAC multiplicador. Los coeficientes de calibración se pueden encontrar inyectando una señal conocida en una etapa intermedia y comparando las salidas digitales antes y después. Muchos ADCs con tuberías comerciales incluyen motores de calibración digital que funcionan durante el encendido y proporcionan compensación de temperatura a través de sensores en-die.

Optimización de Rango Dinámico a través de la Reducción de ruido

El rango dinámico está fundamentalmente limitado por el ruido. Para ampliar el rango, el ADC debe reducir tanto el ruido de cuarentena como el ruido de circuito (termal, flicker y ruido de disparo).

Filtro de sobresampado y descriptación

El superamantelamiento difunde la potencia de ruido de cuarentena sobre un ancho de banda más ancho que el ancho de banda de señal. La decimación posterior filtrante atenua el ruido de banda, aumentando el SNR de banda. Para una relación de sobresampado (OSR) de M, el SNR mejora en 3 dB por duplicado de OSR (es decir, mejora de 0,5 bits por cada uno).

Referencia de bajo nivel y fuente de alimentación

El voltaje de referencia es la fuente de ruido más crítica en ADCs de alta resolución. Una referencia con 1/f esquina de ruido debajo de 1 Hz es a menudo necesaria. Las referencias de banda con corte o auto-construcción reducen el ruido de baja frecuencia. El búfer de referencia debe tener una impedancia de salida suficientemente baja y ancho ancho ancho ancho ancho ancho de banda para establecerse durante ciclos de conversión sin inyectar ruido.

Input Signal Conditioning and Antialiasing

El rango dinámico del sistema se ve limitado por el frontal analógico, no sólo el ADC. Un amplificador de precisión de baja altura o amplificador de instrumentación con ruido debajo del suelo de ruido de cuantización de ADC debe preceder al convertidor. Además, un filtro antialiasing con un corte afilado evita el ruido de banda y los armónicos de plegar en la banda de interés.

Técnicas avanzadas para la linealidad simultánea y rango dinámico

Varias técnicas avanzadas pueden empujar el rendimiento más allá de lo que proporcionan las arquitecturas básicas y la calibración.

Dithering para la linealidad y la formación de ruido

Añadiendo una pequeña señal de difención (unos LSB) a la entrada antes de que la conversión rompa la correlación entre error de cuantificación y señal, reduciendo los componentes de distorsión armónica. En ADCs SAR, este dither se puede agregar digitalmente durante la calibración o a través de un DAC auxiliar. El dither se restringe posteriormente en el dominio digital.

Igualdad digital y procesamiento posterior

En una perspectiva del sistema, el procesamiento digital de señales puede extender rango dinámico. Por ejemplo, una corrección de no linealidad que se deriva durante la calibración compensa los errores de INL. Más avanzados serie Volterra o modelos polinomios de memoria pueden corregir para no linearidades dinámicas que causan distorsión de intermodulación. Este enfoque es común en los analizadores de radio y espectro definidos por software, donde las imperfecciones ADC se caracterizan y subtraen en tiempo real.

Topologías de convertidor híbrido

Algunos de los ADCs científicos de mayor rendimiento combinan múltiples arquitecturas. Por ejemplo, un híbrido de sigma-delta (Pipelined-SD) utiliza un modulador de sigma-delta en la primera etapa para lograr una alta linealidad y conformado de ruido, seguido de un cuantizador oleoducto para los bits restantes. Otro enfoque es el Schiop que utiliza cada vez más un sistema de retroalimentación SAR

Consideraciones prácticas para la integración de sistemas

Incluso el ADC mejor diseñado puede no cumplir sus especificaciones si el sistema circundante no está cuidadosamente diseñado.

Gestión térmica y estabilidad de temperatura

La linealidad y el rango dinámico se degradan con temperatura. Las derivas de emparejamiento de capacitor, ganancia de OTA y cambio de ancho de banda, y cambios de tensión de referencia. Para ADCs científicos de alto nivel, cámaras controladas por temperatura o calentadores en chip con bucles de retroalimentación pueden estabilizar la temperatura de la muerte a dentro de ±0.1 °C.

PCB Diseño para Baja Noise y Alta Linearidad

Los trazos digitales de alta velocidad cerca de la entrada analógica pueden hacer un par de armónicos de vuelta en el ADC. Los planos analógicos y digitales de tierra, con un solo punto de conexión (a menudo un terreno estrella en el pin de tierra ADC), minimizan los lazos de tierra. Las líneas de señal de entrada deben ser enrutadas como pares diferenciales con impedancia controlada y mantenerse lo más corto posible.

Selección de componentes y guía de fabricante

[LT] Los dispositivos de aplicación de la serie ADC [LT] ofrecen una alta gama de dispositivos de medición de la calidad de los datos de la tecnología de la información y la tecnología de la información [LT4].

Conclusión

El logro de una alta linealidad y una amplia gama dinámica en los ADCs científicos exige un enfoque holístico que abarca la selección de arquitectura, el diseño de circuitos, la calibración y la integración a nivel de sistema. Ninguna técnica única es suficiente; los mejores resultados provienen de combinar múltiples estrategias de manera coherente. Modern SAR y convertidores de sigma-delta, cuando se mejora con la separación, calibración de fondo y diseño avanzado, pueden acercar los límites de la demanda de la arquitectura de bandas de 20 bits.