Por qué la impedancia de entrada es crítica en sistemas de analógico de precisión

Cada sensor, transductor o fuente de señal tiene una impedancia interna. Cuando conecta esa fuente a un amplificador, algunos flujos actuales en los terminales de entrada del amplificador. Si el impedancia de entrada del amplificador no es sustancialmente superior a la impedancia de la fuente, un dividedor de tensión de alta velocidad forma, atenuando la señal antes de que se produzca un proceso.

Este amplificador de impedancia de alta entrada se dirige a esto presentando casi un circuito abierto a la fuente. Prácticamente, el amplificador dibuja sólo picom o femtoamps de corriente de sesgos, por lo que la fuente ve una carga insignificante. Dos tecnologías semiconductores dominan este espacio: op-amps con las etapas de entrada JFET y los construidos con transistores CMOS. Ambos consiguen una resistencia de comparación de alta calidad, pero difieren en el ruido.

Amplificadores operativos JFET: Arquitectura y rendimiento

Los oprogramas de entrada JFET utilizan un par de transmisores de efecto de campo de unión (o a veces N) como el par de entrada diferencial. El pico de unión de canal es desviado, formando una región de agotamiento que controla el flujo actual. Debido a que la puerta está aislada por un diodo de separación inversa, la corriente de sesgo de entrada DC se determina por filtración de los valores de unión

Características de ruido y ancho de banda

Los transistores JFET presentan un menor ruido (1/f) en comparación con los sistemas de medición de baja frecuencia de MOSFET, lo que hace que las operaciones de entrada JFET sean una opción fuerte para los sistemas de medición de audio, sonar y baja frecuencia donde la densidad de ruido es espectro por debajo de 10 Hz es crítica.

Comportamiento de temperatura y Bias Corriente

Un aspecto a menudo extraído de las opacidades JFET es el aumento exponencial de la corriente de fuga de puertas con temperatura. Una parte especificada a 5 pA a 25°C podría subir a 200 pA o más a 70°C. Esta trayectoria de fuga inyecta errores de compensación que se desplazan con temperatura. En entornos termo-estables, las opacidades JFET siguen siendo predecibles, pero para la detección industrial de gran temperatura (en inglés).

Los diseños de oppelo como el TL071 y TL081 siguen siendo utilizados ampliamente porque ofrecen un rendimiento aceptable a bajo costo.El TL071 proporciona una impedancia de entrada típica de 1012

Amplificadores operativos CMOS: La frontera de sub-Picoamp

Los opacadores CMOS emplean transistores de entrada MOSFET con puertas totalmente aisladas. Aquí la corriente de entrada resulta de la fuga de óxido de puerta y de la filtración de diodos de protección ESD, que puede ser diseñada hasta el nivel femtoampere. Esto da a las partes CMOS un borde sin igual en aplicaciones que no deben perturbar la fuente en absoluto - piensa en la carga de un pequeño sensor capacitivo o medición del voltaje de vidrio

Arquitecturas de Zero-Drift y Chopper

La tecnología CMOS permite la reducción de los ruidos de alta calidad y los diseños estabilizados por el helicóptero. Los dispositivos como el OPA333 o ADA4528-1 ofrecen piezas de alta precisión y de alta velocidad de transmisión de alta calidad.

Cambios de ancho de banda y de tarifa de rocío

Sin embargo, las aplicaciones de la corriente de la banda de MMOS pueden ser de alta velocidad y la de la corriente de la banda de MLT2 (en inglés) y la de la corriente de la banda de MHz, por lo que la temperatura de la banda de MLT2 es muy alta.

Tensión de suministro y Limitaciones de energía

Los op-amps CMOS son ideales para operaciones de baja tensión y de sola velocidad. Las etapas de entrada y salida de la cadena son comunes, maximizando el rango dinámico de 1.8 V o 3.3 V. Esto les hace la opción de ir a los sensores portátiles y de batería. Además, los op-amps JFET a menudo requieren un mayor espacio de acceso y pueden no incluir la capacidad de entrada de la MOS de ferrocarril a la superficie, limitando su uso en operaciones

JFET vs CMOS: Un look lateral por lado

Ambas tecnologías proporcionan una alta impedancia de entrada, pero la decisión entre ellas inevitablemente se refiere a parámetros más matizados. El cuadro que figura a continuación presenta una comparación práctica basada en partes comerciales típicas.

  • La Bia de entrada está en 25°C: JFET: 1 pA a 50 pA; CMOS: 1 fA a 100 fA.
  • Bias Variación actual con temperatura: JFET: Doble aproximadamente cada 10°C; CMOS: Mucho menos sensible a la temperatura, dominado por la fuga de diodo ESD.
  • Noise de tensión (1 kHz): JFET: 3 nV/√Hz a 15 nV/√Hz; CMOS: 7 nV/√Hz a 30 nV/√Hz, a menudo más alto.
  • ]Drif de tensión de offset: JFET: 1 μV/°C a 10 μV/°C (trimado); CMOS: Puede ser <0.05 μV/°C con estabilización de cobre.
  • Unity-Gain Bandwidth: JFET: Hasta cientos de MHz a alto costo; CMOS: Típicamente más baja pero competitiva a 5-20 MHz.
  • ]Capacitancia de entrada: JFET: 2 pF a 15 pF; CMOS: 3 pF a 20 pF (más grande, a menudo problemático para circuitos de alta frecuencia).
  • Supply Current per Channel: JFET: 200 μA a varios mA; CMOS: Puede ser tan bajo como 10 μA, con excelente rendimiento a 50 μA.
  • Cost at Precision Grade: JFET: Moderado a alto para modelos de bajo nivel y bajo valor; CMOS: Bajo costo para la precisión de auto-cero, aunque los modelos de sesgo ultra-bajo pueden llevar una prima.

En resumen, si el requisito crítico es un ruido lento sobre un ancho de banda ancho] y el presupuesto puede acomodar una parte premium, los op-amps JFET son a menudo la primera opción. Si sesgos de cerca, los offsets de microvoltios y el funcionamiento de una sola temperatura son las prioridades más ajustadas—

Dominios de aplicación de alta potencia

Las ventajas teóricas de los amplificadores de alto impacto sólo importan cuando la impedancia de la fuente es alta, el nivel de señal es diminuto, o ambos. A continuación se presentan cinco áreas de aplicación principales que ilustran los intercambios del mundo real.

Amplificadores de cámara de fotodiodo e ion

El biópo de la corriente de la luz es un amplificador de transimpresión que convierte esta corriente a una tensión de entrada de entrada prácticamente cero, mientras que la corriente de la corriente de la corriente no se filtra con precisión del diodo. Partes CMOS como el LMC662 muestran el error de baja biología necesario para evitar el ruido de la corriente.

PH, ISE y Sensores Electroquímicos

Un electrodo de pH estándar presenta una impedancia de origen que puede exceder 1 GΩ. Cualquier corriente de entrada amplificador tan baja como 1 pA genera un error de nivel de mili-voltio en esa fuente. Piezas CMOS con corrientes de sesgo de sub-picomientras son el estándar para estas aplicaciones.

Accelerosímetros y Hidrofones Piezoeléctricos

Los sensores piezoeléctricos generan carga directamente proporcional a la aceleración o presión. Un amplificador de carga construido alrededor de una opacidad de entrada JFET reduce el efecto de la capacitancia de cable manteniendo la entrada en terreno virtual. El ruido de baja tensión de una etapa JFET importa aquí porque la salida de carga es pequeña. Un sensor de alta velocidad industrial de EIEM utiliza un sensor de bufón JFET

Sensores de capacitivo y MEMS

Los sensores de capacidad —pantallas de toc, diafragmas de presión y sensores de humedad— representan un impedancia que varía tanto con frecuencia como cantidad medida. A CMOS op-amp con condensación de sub-picoamp corriente y baja entrada es ideal para el readout. El amplificador no debe cargar el capacitancia del sensor (ahora 1–100 pF) durante el ciclo de sentido; de lo contrario, los cambios de medición.

Instrumentación médica y mediciones biopotenciales

ECG, EEG y electrodos EMG presentan un complejo impedancia variable, a veces en el orden de decenas de kilo-ohms para electrodos secos. Sin embargo, cuando se utilizan electrodos con cable capacitivo o micro-recursos, la impedancia puede aumentar.

Anillos de guardia, diseño y leakage: Reglas de diseño prácticos

Incluso el mejor op-amp no puede compensar una tabla de circuito impreso fugaz. Los contaminantes, residuos de flujo y humedad crean caminos sutiles de conducción que relucen nanomáquinas o picos alrededor de los rastros de entrada, disminuyendo efectivamente la impedancia de entrada del sistema. Anillos de guardia – pistas conductivas impulsadas al mismo potencial que la entrada – son una contramedida fundamental.

El anillo de guardia debe rodear el nodo de alto impacto y conectarse a una fuente de bajo impacto que rastrea el voltaje de entrada. En un amortiguador de unión, la salida puede conducir al guardia. En un amplificador de transimedancia, un dividedor de tensión de la salida o un buffer dedicado puede generar el voltaje de guardia. La brecha entre el rastro de entrada y el anillo de guardia debe mantenerse limpio, y el cobre idealmente debe evitar la oxidación de oro

En las tablas de circuito, el aislamiento de nodos se extiende a los puntos de desembocables y conectores mecánicos. Los oprotectores de teflon o conexiones a través del aire son a veces necesarios cuando se requieren corrientes de bias de un solo dígito. Los oprovisiones de CMOS son particularmente inoportunos: los números de hojas de datos del fabricante suponen un entorno perfectamente limpio y controlado por la humedad.

Protección de entrada sin fuerza de sacrificio

Las entradas de alta potencia son inherentemente sensibles a la descarga electrostática y sobrevoltaje. Una simple abrazadera de diodo a los carriles de suministro añade corriente de fuga – posiblemente decenas de picos- derrochando el propósito de un amplificador CMOS. Los diseñadores usan técnicas de protección de baja distancia:

  • Series resistor with small capacitance: Un 10 kΩ a 100 kΩ serie resistor limits current during an ESD event, and the op-amp’s input capacitance forms a low-pass filter. El resistor aporta el ruido térmico, por lo que el valor debe ser equilibrado contra los requerimientos de ruido.
  • Pinzas de diodo de botspachadas: Al bisestar los diodos de pinza de un voltaje de guardia en lugar de la fuente cruda, el voltaje inverso a través de los diodos se mantiene cerca de cero, minimizando la fuga. Este enfoque es común en electrometros y pH metros.
  • VTVS arrays con especificaciones de fuga de pA: Algunos arrays de supresores de tensión transitorio están diseñados específicamente para nodos de alta potencia, ofreciendo fuga de subnanoamp a voltajes operativos.
  • Descretar JFET como un interruptor de serie: Para una protección extrema, un JFET se puede colocar en serie con la entrada y se enciende sólo durante la medición; esto añade fuga pero puede manejar voltajes altos.

Los diseñadores también deben considerar las estructuras internas de ESD de la op-amp. Muchos op-amps JFET y CMOS incorporan diodos de pinza interna que pueden conducir cuando el voltaje diferencial de entrada supera unos pocos cientos de milivolts. En aplicaciones de transimpresión donde la entrada puede ver transitorios rápidos, añadiendo pinzas externas de bajo nivel Schottky puede proteger la parte sin crear caminos de fuga indebida.

Abandono de suministro y revestimiento de ruido

Los nodos de alta impedancia actúan como antenas para el ruido acoplado capacitivamente. Un estrato 1 nA de 50/60 Hz corriente de ruido en una impedancia de fuente de 1 GΩ causa una señal de interferencia de 1 V, incluso para saturar cualquier amplificador. La falta de suministro cuidadoso y el blindaje no son negociables. Un plano de tierra dedicado bajo los rastros de entrada con un anillo de seguridad en la capa superior

En los circuitos de optimización CMOS, la corriente de suministro muy baja hace que sea tentador para alimentar el dispositivo de un sistema de conmutación para salvar la vida de la batería. La onda de alta frecuencia resultante en el suministro puede unirse a la etapa de entrada, especialmente si el regulador de potencia de alta velocidad de Amplificador permite que los problemas de rechazo de alta frecuencia (PSRR) se despleguen en frecuencias altas.

Selección de la opción derecha para su diseño de alta calidad

El proceso de selección comienza con un presupuesto de error claro. Lista la impedancia de origen, ancho de banda de señal deseado, error de compensación aceptable y piso de ruido. Luego, compare las partes candidatas utilizando la siguiente lista de prioridades:

  1. La corriente de sesgo de entrada debe ser al menos 10 veces menor que la corriente de señal al nivel mínimo esperado. Para una fuente de 1 GΩ que proporciona 1 nA, esto significa la corriente de sesgo bajo 100 pA. Tanto JFET como CMOS pueden cumplir esto, pero el margen a temperatura elevada puede inclinar el equilibrio hacia CMOS.
  2. La densidad de ruido de tensión se multiplica por la impedancia de origen para producir un ruido actual que puede superar el ruido de disparo de la fuente misma. Los op-amps JFET suelen ganar aquí en bajas frecuencias, aunque los amplificadores recientes de helicópteros CMOS están cerrando la brecha.
  3. ]La deriva de Offset] es crítica cuando se necesita precisión de DC sin calibración. Los amplificadores de goteo CMOS son difíciles de superar, mientras que las partes JFET trimadas ofrecen una deriva moderada que puede requerir corrección de software offset.
  4. Tensión de volumen y corriente quiescente estrechan el campo de forma aguda para aplicaciones propulsadas por batería. Elige CMOS si el diseño debe funcionar desde una celda durante meses.
  5. La capacitancia de entrada importa cuando la impedancia de origen es alta y el ancho de banda deseado supera unos pocos kilohercios. La capacitancia de entrada forma un polo con la resistencia de origen, reduciendo el ancho de banda y agregando el cambio de fase.
  6. Integración de códigos y multicanal: Muchos op-amps CMOS están disponibles en paquetes de quad con buen emparejamiento, reducción de área de tablero. Los duales y quads JFET de alto rendimiento están disponibles pero a un precio más alto.

La evaluación de la costura en condiciones realistas sigue siendo esencial. Un residuo de la capa delgada que es invisible a simple vista puede recortar la especificación de la corriente de sesgo de incluso la mejor op-amp. Al limpiar a fondo el tablero del prototipo, hornear la humedad y medir la fuga real con la op-amp eliminada, puede confirmar que el rendimiento de nivel de la tabla coincide con la hoja de datos.

Futuros Direcciones: Híbrido y avanzado CMOS

Los nodos tecnológicos continúan disminuyendo, y los enfoques híbridos que combinan un extremo delantero JFET con el procesamiento CMOS en el mismo molde están surgiendo. Estos amplificadores JFET-inside-CMOS pretenden ofrecer lo mejor de ambos mundos: el ruido JFET con el ahorro de potencia CMOS y la integración de chips. Mientras tanto, los op-amps CMOS construidos en el componente de silicio que extienden-on-ins

JFET y CMOS amplificadores operativos cada talla un nicho distinto en el paisaje de alta potencia de la señal de condicionamiento. Los op-amps JFET siguen sirviendo aplicaciones donde el ancho de banda y el ruido de baja tensión son primordiales, mientras que los op-amps CMOS dominan cuando se necesitan desapareciendo pequeñas corrientes de sesgo y precisión microvoltaica de rendimiento completo.