El sistema de transmisión de datos de alta calidad, bajo el control de velocidad de 5G, es una tecnología fundamental para los sistemas de radio de 5G (NR) y más allá. El ancho de banda abundante de estas frecuencias permite la aplicación de las tasas de datos de varios gigabit por segundo, pero la capa física debe enfrentarse a graves desafíos de propagación: pérdida de alta trayectoria, absorción atmosférica y vulnerabilidad para bloquear los edificios.

Entendimiento de los códigos de la LDPC

Los códigos LDPC pertenecen a la familia de códigos de bloques lineales, introducidos por Robert Gallager en su tesis de 1960 PhD. Se definen por una matriz de verificación de paridad muy escasa H] – una donde el número de 1s es pequeño en relación con las dimensiones de la matriz. Esta espacidez es la clave para la decodificación eficiente de algoritmos que pueden acercarse

A diferencia de los códigos de bloques clásicos (por ejemplo, Reed-Solomon) o códigos convocionales que se decodifican con el algoritmo Viterbi, los códigos LDPC dependen de la propagación de creencias (también conocido como el algoritmo de subproducto) en un gráfico factor. Los mensajes se transmiten entre los nodos variables y los nodos de verificación, refinando información suave sobre la probabilidad de cada bit.

El estándar 5G NR emplea dos grafitos de base LDPC distintos: Base Graph 1 (BG1) para grandes bloques de transporte y altas tasas de código, y Base Graph 2 (BG2) para bloques más pequeños y bajos índices de código. Cada gráfico base se levanta (expandido) para soportar una gama de longitudes de bloques y tasas de código. Este diseño proporciona la flexibilidad necesaria para los canales de agua rápida donde la relación de señal de flujo de flujo de flujo

Por qué los códigos LDPC son esenciales para sistemas de medición de milímetro

Los enlaces de onda de milímetros enfrentan un conjunto único de deficiencias que demandan una FEC excepcionalmente fuerte. Sin codificación robusta, las altas tasas de datos prometidas por mmWave anchos de banda serían inalcanzables en implementaciones del mundo real.

Mitigating High Path Loss and Blockage

La pérdida de caminos libres es más o menos 28 dB que 2.4 GHz. La formación de antenas de rayos escalonados y técnicas multiinput (MIMO) ayudan a cerrar el presupuesto de enlace, pero la pérdida residual y el bloqueo súbito (por ejemplo, una persona que camina delante de un márgen de transmisión) puede causar errores de alta definición y desperdicio de varios símbolos.

Lograr la alta eficiencia espectral

Eficiencia espectral en los sistemas de agua de mm está limitada por las limitaciones de hardware (sonido de fase, amplificadores no lineales) y la necesidad de operar a modulación de alto orden (hasta 64-QAM o 256-QAM en 5G NR). Los códigos LDPC ofrecen curvas de error de cascada empinadas y bajos niveles incluso a altas tasas de código (por ejemplo, 0.9).

Apoyo a las comunicaciones de baja eficiencia ultra fiables (URLLC)

Más allá de la banda ancha móvil mejorada (eMBB), mmWave está siendo considerado para la automatización industrial y la comunicación vehicular. URLLC requiere una tasa de error de bloque (BLER) de 10-5 o menor con las demoras de menos de 1 ms. Los códigos LDPC, especialmente cuando se combinan con la terminación temprana y el ARQ híbrido, pueden cumplir con estos objetivos de alta calidad.

Desafíos de implementación en decodificadores LDPC de mmWave

Implementar códigos LDPC en un sistema práctico de mmWave está lejos de ser trivial. Los ingenieros deben equilibrar el rendimiento de error-corrección con rendimiento, latencia, consumo de energía y área de silicio.

Complejidad de codificación

Mientras que la decodificación de LDPC recibe más atención, la codificación también puede ser un cuello de botella. La matriz de control de paridad escasa no da directamente una matriz de generadores sistemáticos. Para 5G NR LDPC, la codificación se realiza utilizando la forma de menor triangular de la matriz de control de paridad – una técnica que reduce la complejidad al tiempo lineal para la mayoría de los códigos.

Decodificación de latencia y la A través de la

La decodificación iterativa introduce la latencia inherente: cada iteración requiere mensajes de paso a través de todo el gráfico bipartito. Para un enlace de 100 Mbps, unos pocos microsegundos de latencia es aceptable, pero para un retrohaul de 10 Gbps mmWave, el decodificador debe completar cientos de iteraciones por microsegundo. Esto obliga a los diseñadores a utilizar arquitecturas totalmente paralelas o parcialmente paralelas con una velocidad de reloj extremadamente alta.

Botellas de memoria e interconexión

El algoritmo de propagación de creencias requiere almacenar información suave (proporción de probabilidad de bloqueo, LLRs) para cada nodo variable y de verificación. Para una palabra clave de longitud 13,440 bits (el máximo para 5G NR BG1), esto significa cientos de kilobytes de SRAM de calibración en chip. Además, la naturaleza aleatoria de las conexiones matriz de verificación de paridad crea un desafío de routing de interconex (cuadr) estructurado (quasip

Manejo de las condiciones del canal de tiempo

mmLos canales de agua cambian rápidamente debido a la dirección y movilidad del haz. Una tasa de código fijo puede ser demasiado conservadora (despertando la entrada) o demasiado agresiva (causando las retransmisiones). La codificación y la modulación adaptativas (ACM) es esencial, pero la implementación de una familia de código LDPC compatible con la tasa sin rediseñar el decodificador cada vez es difícil.

Estrategias de aplicación y prácticas óptimas

La integración exitosa de códigos LDPC en un módem mmWave requiere un enfoque a nivel de sistema, desde la selección de algoritmos hasta la asignación de hardware.

Elegir el Algoritmo de Decodificación

El algoritmo de subproducto completo (SPA) ofrece el mejor rendimiento pero es costoso computacionalmente debido a las operaciones tanh/log-tanh. En la práctica, la mayoría de las implementaciones utilizan el algoritmo Min-Sum (MSA) o sus variantes offset/normalizadas. MSA reemplaza la actualización de nodos de control con una operación mínima, reduciendo drásticamente el costo de hardware

Plataformas de aceleración de hardware

La opción de la plataforma de hardware depende de la aplicación de destino: equipo de usuario (UE), estación base (gNB), o enlace de backhaul.

  • FPGA: Ideal para prototipar y producir de bajo a mediano volumen. Las FPGA modernas (Xilinx RFSoC, Intel Agilex) contienen bloques DSP dedicados y transceptores de alta velocidad. Una arquitectura paralela puede lograr un rendimiento de decodificación de 10–20 Gbps. Sin embargo, la eficiencia de la potencia es menor que la ASIC.
  • ASIC:] Se requiere para módems de mano donde dominan el poder y la zona. Un decodificador dedicado de LDPC en 7 nm o 5 nm CMOS puede lograr varias decenas de Gbps con menos de 100 mW. El esfuerzo de diseño es alto, pero el rendimiento por punto es inigualable.
  • GPU:] Útil para el procesamiento de banda base en RAN o testbeds de investigación. Las GPU se destacan en computación paralela y pueden implementar decodificación iterativa con miles de nodos variables simultáneamente. Sin embargo, la latencia y el consumo de energía son generalmente demasiado altos para terminales móviles en tiempo real.

Integración de la codificación y la modulación adaptativas (ACM)

Un efectivo de implementación combina el decodificador LDPC con un indicador de calidad de canal (CQI) estimador. El gNB mide el SNR recibido y selecciona el MCS adecuado (modulación y esquema de codificación).El decodificador debe apoyar cambios de velocidad sin costura sin reiniciar el gasoducto. 5G NR utiliza versiones de redundancia (RVs) para HARQ, que requieren que el decodificador combine información suave de redundantes

Verificación de simulación y rendimiento

Antes de la grabación o el despliegue, son obligatorias las simulaciones de bits extensas. Los ingenieros utilizan simuladores de nivel de enlace (por ejemplo, MATLAB, Simulink o modelos personalizados C++/CUDA) que incorporan el modelo de canal de mmWave exacto: pérdida de ruta, sombra, ángulo de arrastre, ruido de fase y efectos PA no lineales.

Consideraciones de hardware para decodificadores de mmWave LDPC

FPGA vs. ASIC Trade-offs

La decisión entre FPGA y ASIC se basa en el volumen, la flexibilidad y el tiempo al mercado. Para los despliegues tempranos de mmWave en el acceso inalámbrico fijo (FWA) o las células pequeñas, las FPGA proporcionan un rendimiento suficiente y la capacidad de actualizar el decodificador LDPC después del despliegue mediante la reconfiguración parcial. Para los smartphones de mercado masivo, una integración a nivel ASIC es inevitable.

Arquitecturas eficientes en energía

El consumo de energía es una preocupación principal porque los módems de mmWave se utilizan a menudo en dispositivos propulsores de batería.

  • Terminación aproximada: Deja de decodificar cuando las comprobaciones de paridad se satisfacen o cuando convergen decisiones duras consecutivas. Esto puede ahorrar 30–50% de energía en promedio en RN moderadas.
  • Cierre de fijación y fijación de potencia: Deshabilitar el reloj o la potencia para oliar las unidades de nodo variable/verificar.
  • ]Computación aproximada: Usar una precisión reducida (por ejemplo, LLRs de 4 bits en lugar de 8 bits) en las iteraciones tempranas o en los nodos con alta confianza.
  • Reducción de memoria: Almacene sólo los LLRs de nodo variable y los mensajes de nodo de comprobación de computación en la mosca (programa de ejecución).

Cumplimiento estándar e interoperabilidad

Para 5G NR, la especificación de código LDPC se detalla en 3GPP TS 38.212. El encoder y decodificador deben apoyar los patrones de elevación y puntuación exactos. Además, el decodificador debe interactuar con el administrador de HARQ, el emparejador de tarifas y el demodulador con latencia controlada.

La codificación LDPC para sistemas de agua de mm es un área de investigación activa, con varias direcciones prometedoras que dará forma a la siguiente generación inalámbrica (6G).

Machine Learning for LDPC Decoding

Se están aplicando técnicas de aprendizaje profundo para mejorar la decodificación de LDPC. Por ejemplo, los denoisers basados en redes neuronales pueden mejorar la precisión de las actualizaciones de LLR, especialmente en presencia de ruido de fase o distorsión no lineal. Otro enfoque utiliza el aprendizaje de refuerzo para ajustar dinámicamente el número de iteraciones o el factor de amortiguación basado en las condiciones de canal.

Tipo de tarifa-Compatible y multi-Edge LDPC

Para apoyar los diversos servicios previstos para 6G (por ejemplo, comunicaciones holográficas, integración de la sensibilidad-comunicación), la familia de códigos LDPC puede necesitar apoyar una granularidad aún más fina de las tarifas y longitudes de bloques. Los códigos multiedge tipo LDPC permiten diferentes clases de ganglios variables con diferentes grados, proporcionando un mejor rendimiento cerca de la capacidad para una amplia gama de tarifas.

Integración con MIMO masivo y Beamforming híbrido

El MIMO masivo (hijos de elementos de antena) es un habilitador clave para mmWave. Los pesos de la viga se calculan sobre la base de estimaciones de canales, que a menudo son erróneos debido a la retroalimentación limitada. Los códigos LDPC pueden ser optimizados conjuntamente con el detector MIMO, utilizando la detección iterativa y la decodificación (IDD).

Arquitecturas de decodificador de novela para Extreme Throughput

Los enlaces de futuro mmWave dirigidos a 100 Gbps o más (por ejemplo, para el backhaul inalámbrico o interconexión del centro de datos) requerirán arquitecturas decodificadoras que rompen el cuello de botella de iteración convencional. Técnicas como decodificación torácástica donde los mensajes se representan como flujos de Bernoulli, [[FLT]

Conclusión

Los códigos LDPC no son simplemente una característica opcional de los sistemas de comunicación de ondas milímetros, son el soporte que permite las tasas de datos extremas y la fiabilidad exigidas por las redes 5G y futuras 6G. Al entender los fundamentos matemáticos de la propagación de creencias, los impedimentos específicos de los canales de agua de mm, y las realidades prácticas de la implementación de hardware, los ingenieros pueden diseñar decodificadores LDPC que cumplen con estricto rendimiento, potencia y objetivos de arquitectura de área.