Las líneas de retraso activas son componentes esenciales en el procesamiento de señales, permitiendo ajustes precisos de tiempo para una amplia gama de aplicaciones. Mientras que líneas de retraso pasivo, cables coaxiales, redes LC o dispositivos acústicos, ofrecen una alternativa simple y ajustable.Las líneas de retraso activas, construidas alrededor de amplificadores operativos, ofrecen una alternativa versátil y ajustable.

Comprender líneas de derrame activas

Una línea de demora es cualquier red que cambia el eje de tiempo de una señal de entrada por una cantidad controlada sin - idealmente- alterando su oleaje. En forma analógica, el enfoque más común es aproximar un tiempo puro demora utilizando una función de transferencia lineal de la forma H(s) = e]]T [FLT:

Las líneas de demora activas ofrecen varias ventajas sobre las implementaciones pasivas:

  • Tunability:] La demora puede ser variada cambiando los valores de resistencia o condensador, a menudo con potenciómetros, potenciómetros digitales o arrays de condensadores conmutados.
  • Control de los juegos: Los amplificadores de las opciones pueden proporcionar ganancia de unidad o incluso amplificación para compensar las pérdidas de señales en etapas anteriores.
  • Impedancia de alta entrada / impedancia de baja salida: Los buffers activos evitan los efectos de carga, lo que facilita la cascada de múltiples secciones de demora.
  • ] Factor de forma compacta: Evita retrasos coaxiales voluminosos o de línea de transmisión para señales de baja frecuencia.

Principios de diseño utilizando dispositivos de opción

El núcleo de una línea de demora activa basada en op es un integrador o una etapa de filtro de paso completo. La demora más simple activa utiliza un integrador de inversión seguido de un búfer no invertido. La salida del integrador es una rampa que reza la entrada por un cambio de fase de 90°, pero para un retraso de tiempo uno puede utilizar la relación entre la constante del tiempo y el retraso para un grupo de retroceso único

[LT] [FLT] [FLT] [FLT]] [FLT] [FLT]] [FLT]] [FLT] [FLT]] [FLT]]

Configuración de circuitos básicos

Una línea de demora activa clásica utiliza un filtro de paso completo de primer orden construido alrededor de una sola op amp. La función de transferencia para el circuito con Ri = Rf = R es:

V] / V]in = (1 – sRC) / (1 + sRC)

El retraso del grupo es constante τ = 2RC] para todas las frecuencias. Esta configuración requiere una impedancia de entrada equilibrada y un condensador conectado de la entrada no invertida a tierra. Debido a que la respuesta de magnitud es unidad en todas las frecuencias, no introduce distorsión de amplitud. Para mayores demoras, múltiples etapas de all-pass son en cascada.

Una alternativa es el enfoque integrador de inversión. Un integrador de amplificación de op (con condensador en retroalimentación) seguido de un desencadenante Schmitt o un comparador puede producir un retraso cuando se utiliza como parte de un multivibrador monoestable. Sin embargo, este método es mejor adecuado para la demora de pulso y generación de tiempo que para la preservación de onda analógica.

Selección de componentes y dimensionado

El éxito de una línea de retraso activa depende de la elección de los componentes de op y pasivos adecuados:

  • Amplificador operativo: Seleccione un dispositivo con producto de ancho de banda (GBW) al menos 10–20 veces la mayor frecuencia de interés. Para una línea de demora 10 señales de MHz, es recomendable un amplificador con GBW > 100 MHz. La estabilidad de ganancia es esencial; muchos oplogramas de banda ancha están diseñados para obtener resultados de velocidad.
  • Resisdores y Capacidores: Usar resistores de precisión (0,1% tolerancia, coeficiente de baja temperatura) y condensadores de cerámica C0G/NP0 para un retraso estable. Cambios de temperatura cambian directamente el producto RC y por lo tanto el retraso. Para retrasos ajustables, utilice un potenciómetro en serie con un resistor fijo para establecer un rango.
  • ]Desacoplamiento de fuente de potencia: Lugar 0.1 μF condensadores cerámicos cerca de cada pin de potencia y un electrolítico de 10 μF en el tablero. El ruido en el suministro modula los puntos de sesgo interno de la amplificación, introduciendo el jitter.
  • Integridad de señales: Mantener las huellas cortas, utilizar un plano de tierra y secciones analógicas y digitales separadas. Para cascadas de varias etapas, amortiguar cada salida de fase con un controlador de baja potencia para evitar la carga interetapa.

Diseño para Dilatación Ajustable

A menudo se requiere un retraso ajustable para compensar las variaciones de los plazos a nivel de sistema.

  • Resistente vial: Reemplazar R en el filtro de todo paso con un potenciómetro. El retraso cambia linealmente con resistencia, pero hay que tener cuidado para mantener baja la capacitancia de los estratos.
  • ] arrays de condensador giratorios: Usa múltiples condensadores fijos conectados/salidos con conmutadores analógicos (por ejemplo, CD4066) para seleccionar pasos de demora discretos. Este método proporciona un control digital repetible.
  • DAC de rotación de corrientes: Un DAC multiplicador puede alterar la resistencia de retroalimentación bajo control digital, ofreciendo una resolución fina.
  • Potencias potenciadores controlados porgitalmente (DCPs): Los CIs como el AD5241 proporcionan una interfaz digital no volátil para establecer resistencia de 0 a 100 kΩ en 256 pasos. Combinar con un condensador fijo para un retraso programable.

Para un amplio rango de demoras, cascada múltiples etapas donde el retraso total es la suma de cada etapa. Si cada etapa proporciona 0–50 ns, cuatro etapas dan 0–200 ns en 200 pasos (utilizando 8 bits DCPs).

Aplicaciones en Sincronización de Señal

Las líneas de demora activas resuelven el problema fundamental de alinear señales que han tomado diferentes longitudes de ruta o que requieren un ajuste relativo de tiempo. Las secciones siguientes cubren tareas clave de sincronización.

Recuperación del reloj y alineación de datos

En circuitos digitales de alta velocidad, el corte entre los datos y las líneas de reloj puede causar violaciones de configuración/mantenimiento. Una línea de demora activa insertada en la trayectoria del reloj puede ajustar el borde del reloj al centro del ojo de datos. Debido a que las líneas de retraso analógico preservan la forma de onda mejor que las cadenas de inversor digitales, se prefieren en los diseños de alta frecuencia (Continuación100 MHz).

Por ejemplo, en una interfaz SDRAM, una línea de demora programable (por ejemplo, utilizando la doble op amp OPA2356) puede generar pasos de demora de 50 ps para alinear el estrobo de DQS con los datos. Esta técnica también se utiliza en los buffers de entrada FPGA a autobuses paralelos de escritorio.

Dirección de antena de array en fase de fase

· Elemento de secuencias de frecuencias es necesario para las señales de banda ancha [LT], aunque las líneas de demoras son comunes para las señales de banda ancha, el tiempo real (TTD) es necesario para las señales de banda ancha para evitar el ángulo de haz.

Sincronización de vídeo

Las señales de vídeo analógicas (por ejemplo, video composite o VGA) requieren alineación horizontal y vertical de sincronización. Las líneas de demora activas pueden compensar los retrasos de propagación en los módulos de procesamiento, como los escalones, mezcladores o pares de encoder/decodificador. Un retraso de sincronización típico de unos pocos microsegundos se consigue con un filtro de todo uso de un gran condensador (por ejemplo, 1 μF) y un intervalo de resistencia

Compresión de pulso de radar

En los sistemas de radar, se utilizan líneas de demora activas en la cadena de recepción para alinear el pulso de transmisión con el eco esperado. Los pasos de retraso discreto ayudan a implementar filtros emparejados para la compresión de pulso. El ancho de banda de la línea de demora debe ser muchas veces el ancho de banda de pulso para evitar la dispersión.

Consideraciones y limitaciones de la actuación profesional

No hay línea de demora es perfecta. Los diseñadores deben pesar los siguientes cambios:

  • Bandwidth vs. delay: El retraso máximo alcanzable está inversamente relacionado con el ancho de banda. Para un filtro de paso completo de primer orden, el retraso del grupo es 2RC, pero el pulgar de opcipro limita la frecuencia en la que la regla de demora es superior a la de la regla 1/10.
  • Nota: Los resistenteres generan ruido térmico; los amplificadores de op añaden tensión y ruido actual. Las etapas de cascada multiplican el ruido. Para los diseños de ruido bajo, use resistores de bajo valor (por ejemplo, 1 kΩ o menos) y amplificadores de opacidad de baja altura (por ejemplo, OPA1611, 1.1 nV/√Hz).
  • Jitter:] El ruido de la amplificación en el borde de la señal se traduce en el momento de la hora. El jitter es proporcional a la amplitud del ruido dividida por la velocidad del borde. Usando amplificadores de operaciones de alto nivel y fuentes de alimentación limpia reduce el brillo.
  • Consumo de potencia: Cada etapa de op añade corriente quiescente. Para dispositivos accionados por batería, utilice amplificadores de oper de baja potencia (por ejemplo, OPA344 con 250 μA) y acepte un ancho de banda reducido.
  • ]Estabilidad de la temperatura: El producto RC se deriva con temperatura (resistor TCR + condensador TC). Utilice componentes de precisión con bajo TC (por ejemplo, ±25 ppm/°C resistors, condensadores C0G con ±30 ppm/°C).

Técnicas avanzadas

Filtros Cascados All‐Pass

Para demoras más largas con retrasos de grupo plano, cascada de tres a seis etapas de todo. Cada etapa comparte los mismos valores de R y C, por lo tanto el retraso total es N × 2RC. La respuesta de fase sigue siendo lineal hasta frecuencias donde los polos comienzan a interactuar. Una cascada de tres etapas con R=1 kΩ, C=100 pF da un retraso total = 3

Delay‐Locked Loops (DLLs)

Un DLL ajusta automáticamente el retraso de una línea de demora activa variable para coincidir con una señal de tiempo de referencia. La salida de la línea de demora se compara con una referencia (por ejemplo, un reloj estable) a través de un detector de fases, y el voltaje de error sintoniza el retraso a través de un varactor o un potenciómetro digital. Esta técnica compensa activamente las variaciones de temperatura y suministro.

Líneas de delay conmutadas‐Capacitor

Para las señales digitales, una línea de demora analógica de capacidad conmutada (como un dispositivo de cubo de basura) puede probar y transferir carga entre condensadores. Aunque no estrictamente op‐amp basado, muchos filtros modernos de capacidad de conmutación integran los amplificadores de operaciones y pueden configurarse como elementos de demora.

Conclusión

Las líneas de retraso activas construidas con amplificadores operativos proporcionan una solución práctica, ajustable y de alto rendimiento para tareas de sincronización de señales. Al seleccionar los componentes pasivos de precisión y de precisión adecuados, y elegir entre topologías de todo paso o integrador, los ingenieros pueden lograr retrasos que van desde nanosegundos a microsegundos con excelente linearidad y baja velocidad.

Referencias y lecturas posteriores: Para ecuaciones de diseño prácticos, consulte Nota de aplicación de los instrumentos de Texas “Todos los filtros de página” (SLOA001). Los criterios de selección de amplificadores operativos están cubiertos en artículo técnico de los dispositivos Ánforo[FLT5]