Table of Contents
Como la industria semiconductora persigue sin descanso dimensiones transistoras cada vez más pequeñas de acuerdo con la Ley de Moore, un efecto mecánico cuántico anteriormente insignificante se ha convertido en un factor dominante en el rendimiento y fiabilidad de los dispositivos. Tunelaje cuántico, el fenómeno donde las partículas pasan a través de barreras energéticas que serían prohibidas por la física clásica, ahora rige las corrientes de fuga, el consumo de energía y los límites fundamentales de la miniaturización.
La Física del Tunel Cuántico
El túnel de la longitud cuadrada se produce por la dualidad de la materia de partículas de onda. En la mecánica clásica, un electrón con energía E encontrar una barrera potencial de altura V0 > ]E no puede cruzar la barrera.
La base matemática para el túnel en dispositivos semiconductores se describe a menudo utilizando la aproximación Wentzel‐Kramers‐Brillouin (WKB). Para una barrera rectangular unidimensional, el coeficiente de transmisión T es aproximadamente:
T ♥ exp( -2 * ∫(2m*(V(x)-E))/Cread dx )
donde m* es la masa efectiva, V(x) el perfil potencial, y Administrar la constante reducida de Planck. Esta relación destaca por qué dielectrices de alta tinta y óxidos físicos más gruesos pueden suprimir el túnel: aumentan la altura y anchura de barrera efectivas. La realidad en dispositivos ultra-escala es más compleja debido a la curvatura de banda, la cuantización en el canal y los efectos multidimensionales, pero el principio central permanece: el túnel es un exponencial.
Contexto histórico
El túnel cuántico se observó por primera vez en los años 20 en el contexto de la desintegración alfa y se aplicó posteriormente a las uniones semiconductoras en el diodo del túnel (Leo Esaki, 1957). Como las dimensiones transistor se deslizan por debajo de 100 nm a finales de los años 90, el túnel de óxido de puerta se convirtió en una preocupación mayor.
Impacto en dispositivos semiconductores ultracalados
El túnel cuántico afecta prácticamente a cada aspecto de la operación transistor moderna, desde el consumo de energía estática hasta el rendimiento dinámico. A continuación, examinamos los impactos más críticos.
Gate Oxide Tunneling y Corrientes de Leakage
En los canales de conexión de cableado tradicional, el espesor de la puerta (dióxido de silicona) se ha escalado agresivamente para mejorar el control de la puerta y la corriente de la unidad. Sin embargo, por debajo de 2 nm, el túnel directo a través del óxido se vuelve significativo.
Las corrientes de fuga debido al túnel no se limitan a los transistores lógicos. En memoria Flash, las capas de almacenamiento de carga dependen de túneles para operaciones de programa/erase, pero fugas no deseadas pueden causar pérdida de retención. En DRAM, el túnel a través del condensador dielectrico puede aumentar las tasas de refresco y el consumo de energía.
Efectos de cortocircuito y degradación del rendimiento
El control de la tensión de la red aumenta directamente el caudal de la corriente de la red de la red.El control de la tensión de la red se reduce directamente a la velocidad de la red.El control de la tensión de la red se reduce a la velocidad de la red.
Consumo de energía y gestión térmica
Con las corrientes de fuga inducidas por túneles, el componente de potencia estática se ha convertido en comparable a la potencia dinámica en los nodos avanzados. Para los procesadores de alto rendimiento, la potencia de fuga puede representar 30–50% de la potencia total del chip. Este calor de desecho debe ser disipado, elevando los límites de la energía del diseño térmico y los costos de enfriamiento.
Preocupaciones por la fiabilidad
El manejo de los controles de la inmovilización La inestabilidad de la temperatura (BTI) — tanto negativa (NBTI) como positiva (PBTI)— se acelera por el túnel de los portadores calientes en la puerta dielectrónica, creando trampas que desplazan el voltaje del umbral a través del tiempo.
Estrategias de ingeniería para Mitigate Tunneling Effects
En lugar de aceptar las limitaciones impuestas por el túnel, la industria semiconductora ha desarrollado un rico conjunto de herramientas de materiales, arquitecturas de dispositivos y técnicas de diseño para suprimir sus consecuencias indeseables.
Innovación material
El control de la cadena de metales más alto (FLT): los dispositivos de alta velocidad (FLT, etc.) tienen una capacidad de reducción de la cadena de control de la cadena de metales más alta [LT, 10]
Otra frontera material es la introducción de 2D materiales como el grafito y la transición metal dichoslcogenides (por ejemplo, MoS2). Su naturaleza atómicamente fina presenta un nuevo conjunto de obstáculos y oportunidades de túnel. Por ejemplo, MoS2 de resistencia corta[FLT]2]
Cambios de Arquitectura de Dispositivos
Tal vez la estrategia de mitigación más exitosa ha sido la transición de transistores de planos a arquitecturas tridimensionales. FinFETs, introducido en el nodo de 22 nm (Intel, 2011), rodear el canal en tres lados con la puerta, proporcionando un mejor control electrostático y reduciendo la fuga de fuentes a diámetro.
Técnicas de Proceso y Diseño
[LT] [FLT] [FLT] [FLT]] [FLT2] [Fácil de refrigerio] [Fábrica de refrigerios] [Fábrica de refrigerios] [Fábrica de retenes] [Fábrica de reductores de la red de la red de reductores de la red de la red de reductores de la red [LT]
Más allá de la supresión: Tunelización de arnés para dispositivos de novela
Aunque el túnel se ve a menudo como un factor limitante, también permite varios conceptos prometedores de nuevos dispositivos que podrían ampliar la Ley de Moore o ofrecer una funcionalidad completamente nueva.
Transistores defectos de tunel de campo (TFET)
TFETs explotan el túnel de banda a banda en lugar de la emisión termonica para cambiar. Debido a que el túnel es un filtro de energía agudo, TFETs puede lograr oscilaciones subtensales por debajo de 60 mV/decada a temperatura ambiente, potencialmente permitiendo la operación ultra-bajo-voltaje. El desafío reside en lograr altos obstáculos en corriente manteniendo pendiente subtensión empinada.
FETs de animación negativa (NC-FETs)
Otro dispositivo emergente utiliza un material ferroeléctrico en la pila de puertas, creando un efecto de capacitancia negativo que amplifica el potencial de superficie. Esto puede reducir el oscilación subtreshold por debajo de 60 mV/decada sin depender de túneles para cambiar. Sin embargo, la capa ferroeléctrica en sí puede estar sujeta a la fuga de túneles si es demasiado delgada.
Transistores de punto cuántico y de un solo electrón
En el límite máximo de escalada, puntos cuánticos] — islas de tamaño nanométrico— pueden atrapar electrones individuales, transistores que operan con sólo unos pocos electrones. El tunelado es el mecanismo por el cual los electrones entran y salen del punto. Estos dispositivos son extremadamente sensibles y pueden ser utilizados para los recuerdos ultra-denses o la lógica transLT2
Explorando el Tunelaje en Tecnologías de la Memoria
La memoria de choque es el ejemplo clásico de explotación de túneles: túneles de electrones a través de un óxido delgado para almacenar carga en una puerta flotante. Mientras el escalado continúa, el túnel se utiliza en arquitecturas de NAND , donde las capas de carga y los canales de filasilicon reemplazan las puertas flotantes tradicionales.
Perspectivas futuras y la carretera Ahead
La industria semiconductora se acerca a los límites físicos fundamentales donde domina el túnel cuántico. Los 2 nm y 1.4 nm nodos actualmente en desarrollo (expectados alrededor de 2025-2030) probablemente emplearán arquitecturas GAA con nanosélices o dispositivos de hoja de cálculo. Integración heterogénea de diferentes materiales de canal (por ejemplo, Si para n-tipo, SiGe o Ge para la movilidad p-tipo) puede optimizar el equilibrio
En el frente de los materiales, 2D semiconductores como monocapa MoS2 ofrecen una finura de canal (Ω0.65 nm) que reduce drásticamente los efectos de banda corta, pero también enfrentan graves túneles a los contactos y a través de los materiales de puerta de alta velocidad [FLT]
El papel de túnel en la fiabilidad se volverá aún más crítico a medida que los dispositivos se acercan a las dimensiones atómicas. Por ejemplo, a 3 nm nodo, el óxido de puerta puede ser sólo de tres a cuatro capas atómicas de espesor, lo que lo hace vulnerable a los eventos de descomposición estocástica.
También podemos esperar que el túnel desempeñe un doble papel en la computación cuántica. Los cuartos de giro semiconductores, por ejemplo, usan puntos cuánticos donde el túnel entre puntos mediates intercambia interacciones. La reducción de túneles no deseados al medio ambiente (decoherencia) es crucial para la fidelidad de qubit. Por lo tanto, el mismo fenómeno que limita la computación clásica puede permitir su sucesor.
En resumen, el túnel cuántico ya no es una curiosidad teórica; es la limitación física dominante en dispositivos semiconductores ultraescala. A través de materiales ingeniosos ciencia, ingeniería de dispositivos y diseño de circuitos, la industria ha logrado hasta ahora mantener el túnel bajo control, permitiendo que el escalado exponencial continúe durante décadas. La próxima generación de dispositivos requerirá aún más estrategias de mitigación agresivas — y una disposición para abrazar el túnel como una herramienta de fabricación, no sólo una limitación trans.
Para más información, los siguientes recursos proporcionan debates detallados sobre el túnel en dispositivos semiconductores: