Introducción: El papel crítico de los ADC de alta velocidad en imágenes 3D y el Lidar

Los convertidores analógicos a digital de alta velocidad (ADCs) forman la columna vertebral de los modernos sistemas de detección y determinación de la luz en 3D y de captación (Lidar). Estos sistemas dependen de la conversión rápida y precisa de señales analógicas, de pulsos láser reflejados o de patrones de luz estructurados, a datos digitales que pueden ser procesados para crear mapas de profundidad precisos, nubes de puntos o modelos de navegación en 3D.

Lipedar se mueve desde plataformas de investigación tempranas en productos de mercado masivo para sistemas de asistencia de conductores automotrices (ADAS), drones y cartografía móvil, las demandas de velocidad, resolución y eficiencia de potencia ADC se han intensificado. Un sistema típico de Lidar puede requerir tasas de muestreo superiores a varios giga-samples por segundo (GSPS) manteniendo 10–14 bits de resolución efectiva.

Desafíos clave en diseño de ADC de alta velocidad para imágenes 3D y Lidar

El desarrollo de ADC que satisfaga las rigurosas exigencias de los sistemas de imagen 3D y de Lidar implica superar varias barreras fundamentales. A continuación se presentan los retos más críticos, cada uno con implicaciones significativas para el rendimiento del sistema.

Precios de muestreo extremo vs. Resolución

La tensión fundamental en cualquier ADC es entre la velocidad de muestreo y la resolución de la solución. Para capturar detalles finos en un pulso de retorno de Lidar, como el tiempo de aumento, la amplitud máxima y las reflexiones multipáticas, el convertidor debe mostrar a tasas que son muchas veces el ancho de banda de señal.

Este reto es especialmente agudo en los arrays de Lidar flash y diodo de avalanche de un solo fotón (SPAD), donde miles de ADC deben operar en paralelo. El área y las limitaciones de potencia de un sistema multicanal a menudo obligan a los diseñadores a elegir resoluciones más bajas (por ejemplo, 8-10 bits) o a utilizar técnicas de intercepción del tiempo, que traen su propio conjunto de requisitos de calibración.

Limitaciones de ancho de banda en el extremo delantero analógico

Antes de que la ADC digitalice la señal, el extremo delantero analógico —amplificadores de compostaje, filtros y circuitos de muestra y mango— debe preservar fielmente la forma de onda. Las señales de banda ancha de pulsos láser rápidos o moduladas de onda continua (FMCW) Lidar puede superar fácilmente varios gigahercios de ancho de banda.

Consumo de energía y gestión térmica

Las ADC de alta velocidad son componentes de potencia. Un único convertidor de 10 bits puede disipar varios cientos de milliwatts a más de una vatio. En un sistema de Lidar con 64 o 128 canales, el consumo de energía ADC agregado puede superar 100 vatios, lo que conduce a problemas de gestión térmica severos.

Abrazadera de reloj y Noise de fase

El reloj de limpieza perfecto produce errores si el reloj de muestreo no es estable. El bloqueo de apertura – variaciones de frecuencia en el instante de muestreo – convierte directamente al ruido de voltaje en la salida ADC, especialmente para señales de entrada de alta frecuencia. Para una entrada de 1 GHz, 1 pico segundo de la máquina de deslizamiento RMS puede reducir el circuito de SNR a menos de 50 dB, limitando severamente el rango de atención

Mediador de datos y cuellos de interfacio

Los ADC de alta velocidad generan enormes cantidades de datos. Un convertidor de 10 bits produce 100 Gbps de datos brutos, demasiado para una interfaz LVDS paralela tradicional. Incluso con múltiples carriles de interfaces seriales de alta velocidad como JESD204B/C, la tasa de datos agregados puede empujar los límites de la FPGA o ASIC que recibe y procesa las señales digitalizadas.

Soluciones innovadoras y enfoques de ingeniería

A pesar de los enormes desafíos, se han logrado avances significativos mediante una combinación de innovaciones de arquitectura de circuitos, procesos avanzados de semiconductores y técnicas de calibración digital. Actualmente se están implementando o están bajo investigación activa las siguientes soluciones.

Arquitecturas ADC entrelazadas por el tiempo

El tiempo de intercepción es el método más directo para aumentar la velocidad de muestreo sin sacrificar la resolución por converter. Mediante el funcionamiento de M idénticos núcleos ADC en paralelo, cada muestreo a una velocidad fs/M, la tasa de muestreo global se convierte en fs. Esta técnica se ha utilizado para lograr ADCs de un solo chip con tasas de muestreo superiores a 100 GSPS en entornos de investigación.

Pipeline y SAR Híbridas Arquitecturas

Los ADC de alta velocidad han sido durante mucho tiempo el caballo de trabajo para la conversión de alta velocidad y resolución moderada (10-14 bits a 1 GSPS). Cada etapa resuelve unos pocos bits y luego convierte el residuo, permitiendo el uso de amplificadores de alta ganancia que son de alta potencia pero preciso. Más recientemente, arquitecturas híbridas que combinan las fortalezas del oleoducto y el registro de aproximación sucesiva (SAR)

Materiales avanzados semiconductores y escalado de procesos

La tecnología de semiconductores afecta profundamente el rendimiento de ADC. Los avanzados CMOS de FinFET a 7 nm y 5 nm nodes ofrecen una velocidad y densidad digital excepcional, lo que es beneficioso para la calibración y la memoria, pero el rendimiento analógico (ganancia intrínseca, combinación) degrada a estos nodos.

Calibración digital y corrección de errores

La calibración digital se ha convertido en un habilitador crítico para los ADC de alta velocidad. Los circuitos se pueden diseñar con precisión analógica relajada, dejando la corrección a algoritmos digitales. Por ejemplo, la calibración offset utilizada en la comparación utiliza una fuente de corriente controlada digital para eliminar los desajustes. La corrección de la linealidad se puede realizar con métodos basados en histogramas de profundidad que miden la no linearidad integral y aplican la cartografía.

Técnicas de optimización de potencia

Para gestionar el consumo de energía, los ADC modernos utilizan una variedad de técnicas. Comparadores dinámicos que sólo consumen energía durante eventos de comparación, en lugar de amplificadores estáticos, reducen la potencia promedio. Escala de tensión de suministro es común: operar el núcleo ADC en voltajes inferiores (por ejemplo, 0.9 V) mientras se utilizan reguladores separados para los amortiguadores de entrada y distribución de reloj.

Interfaces de datos de alta velocidad y normas de protocolo

Para manejar el diluvio de datos, la industria ha estandarizado interfaces serie de alta velocidad. JESD204B/C, originalmente desarrollada para transceptores de banda ancha, es ahora la interfaz dominante para ADCs de alta velocidad por encima de 1 GSPS. Admite la compresión de carriles hasta 12.5 Gbps (JESD204B) o incluso 32 Gbps (JESD204C)

Perspectivas del futuro: ADC de alta velocidad de próxima generación para imágenes 3D y lídar

La evolución de los ADC de alta velocidad está lejos de ser superior. A medida que los sistemas de Lidar empujan hacia una mayor resolución, mayor alcance y menor costo, están surgiendo nuevos paradigmas de ADC. Las siguientes tendencias darán forma al futuro del campo.

Calibración y corrección de la AA

El aprendizaje automático se aplica cada vez más a la calibración y corrección de errores de ADC. Las redes neuronales pueden ser capacitadas fuera de línea para compensar las no linearidades, los efectos de memoria y las derivas de temperatura, luego desplegadas en chip usando motores de inferencia ligera. AI también puede optimizar el punto de funcionamiento de la ADC en tiempo real, ajustando las corrientes de sesgo y las fases de reloj para mantener el rendimiento a través de los cambios ambientales.

ADCs fotonicos para aplicaciones de banda ultra-encrucijada

Para sistemas de Lidar que utilizan anchos de banda extremadamente anchos (por ejemplo, FMCW con cientos de técnicas de estiramiento de tiempo óptico o GHz), los ADC electrónicos pueden ser reemplazados por convertidores fotonicos a-digital. Los ADCs fotonicos usan muestreo óptico y multirrelación de longitud de onda para alcanzar tasas de hasta tera-samples por segundo con bajo brillo aún en la promesa de investigación

Integración con Lidar Front-End Electronics

Para reducir el coste, el tamaño y la potencia, la ADC se está integrando directamente con la cadena de receptores Lidar, incluyendo fotodetecdores, amplificadores de transimpresión y circuitos de tiempo, en un módulo de solo chip o multichip. Plataformas fotonónicas de silicona que combinan fotodetecdores III-V con electrónica CMOS están madurando, permitiendo que cada pixel de un array SPAD tenga un tiempo de integración digital de sedigital

Conversores de tiempo a digital como alternativa en el tiempo de vuelo de Lidar

Para el tiempo de vuelo directo Lidar que sólo necesita medir el tiempo de llegada de un pulso detectado, un convertidor de tiempo a dígitos (TDC) puede reemplazar un ADC de alta velocidad. Los TDC ofrecen una resolución de tiempo extremadamente alta (bajo picos segundos) con poca potencia, pero no proporcionan información de amplitud híbrida. Sin embargo, mediante enfoques multicanal depende y histogramación, los sistemas modernos de Lidar pueden lograr una precisión de gama comparable

Conclusión

Los ADC de alta velocidad están en el corazón del sobre de rendimiento para sistemas de imágenes 3D y Lidar. Los desafíos de lograr tasas de muestreo más allá de 10 GSPS con resolución suficiente, baja potencia y sólidos extremos delanteros analógicos se están cumpliendo mediante una combinación de arquitecturas de tiempo interleatorio, arquitecturas híbridas, procesos avanzados de semiconductores y una calibración digital sofisticada.

Para más lectura, véase ]Analog Devices’ arquitecturas ADC de alta velocidad, ] Guía de Instrumentos de Texas a ADCs intercedidos por el tiempo, y ] Encuesta de técnicas de calibración ADC de IEE[.