El reto de las interconexiones de alta densidad

Esta función de gestión de señales de alta velocidad se ha convertido en uno de los aspectos más exigentes del diseño electrónico moderno. Como las densidades de componentes aumentan y se aceleran las velocidades de borde de señal, los ingenieros deben navegar por un paisaje donde cada milímetro de cobre y cada vía introduce la degradación potencial. El objetivo fundamental sigue sin cambiar: preservar la integridad de la señal del conductor al receptor al minimizar la interferencia electromagnética (EMI).

Fundamentos de comportamiento de alta velocidad en entornos densos

Antes de sumergirse en técnicas de enrutamiento específicas, es esencial entender por qué la densidad exacerba los problemas de integridad de la señal. Las señales de alta velocidad se caracterizan por las tasas de borde rápido (tiempos de entrada y caída) que generan armónicos de alta frecuencia. En diseños densos, la proximidad de los rastros, vias y componentes aumenta el acoplamiento capacitivo e inductivo. Cada camino de retorno se convierte en una fuente potencial de ruido de movimiento común.

  • ] Efectos de la Línea de Transmisión: Cuando la longitud de traza supera la décima parte de la longitud de onda equivalente de tiempo de subida de la señal, el trazo debe ser tratado como una línea de transmisión con impedancia característica. En tablas densas, mantener impedancia consistente es más difícil debido al espaciamiento dielectrónico variable y estructuras adyacentes.
  • Crosstalk:] El acoplamiento capacitivo e inductivo entre trazas adyacentes crea ruido que puede dañar las señales de las víctimas. La densidad reduce el espaciado permitido, aumentando directamente la magnitud del cruce.
  • Reacción parasitaria: Vias, pads, e incluso trazas esquinas introducen inductancia y capacitancia parasitaria. En diseños densos, el número de vias por vía de señal tiende a aumentar debido a transiciones de capas, amplificando estos efectos.
  • Retorno de las discontinuidades del Sendero: La corriente de retorno de una señal de alta velocidad fluye en el plano de referencia más cercano. Las descontinuidades en el plano (por ejemplo, divisiones, vacíos o ranuras) obligan a la corriente de retorno a desvío, creando inductancia y radiación de bucle.

Reconociendo estos fundamentos, se establece el escenario para las prácticas adaptadas que siguen.

Optimización de la capa para las tablas de densa

Elegir el número correcto de capas

Los diseños de la dentadura requieren a menudo múltiples planos de tierra y potencia para proporcionar caminos de retorno de baja impedancia y blindaje. Un apilamiento de seis capas es común para densidad moderada, pero los diseños de alta velocidad con muchos pares diferenciales pueden requerir ocho o diez capas. La clave es emparejar cada capa de routing de alta velocidad con un plano de referencia sólido adyacente.

Selección de materiales dieléctricos

La constante dielectrica (Dk) y el factor de disipación (Df) del sustrato influencia directamente el control de impedancia y la pérdida de señal. Para la routa de alta velocidad en tablas densas, materiales de baja pérdida como Rogers 4350B o Isola IS620 son preferidos sobre FR-4 estándar. Aunque más caros, proporcionan una tolerancia Dk más ajustada y una menor absorción, que es crítica cuando se controlan los valores de es de es de es de espacio.

Pre-preg y la espesor de núcleo

Dielectrices de Thinner entre planos de señal y referencia permiten un acoplamiento más ajustado, que reduce el corte transversal y reduce la impedancia por longitud de unidad. Sin embargo, un dielectrónico aumenta la capacitancia, cargando el controlador. Un punto de partida común para los diseños de HDI densos es 4 mil (0.1 mm) entre capas de señal externa y el plano de tierra adyacente.

Prácticas óptimas para las juntas de IDH

Priorizar rutas cortas, directas con un enfoque de microstrip

La regla de oro sigue siendo: mantener señales de alta velocidad lo más corto posible. En diseños densos, esto a menudo significa colocar componentes críticos como generadores de reloj, transceptores SerDes, y controladores de memoria de alta velocidad tan cerca del conector de borde o procesador como sea posible. Usar la rotura de Manhattan (horizontal en una capa, vertical en la siguiente) para evitar trazas de malla de par.

Mantener la impedancia controlada mediante geometría

La impedancia se determina por ancho de traza, espesor de cobre, altura dieléctrica y constante dieléctrica. En diseños densos, los anchos de traza se ven obligados a ser más estrechos (por ejemplo, 4-5 mil para 50 Ω en una dieléctrica de 4 millas). Esto aumenta las pérdidas resistivas pero es necesario ajustarse a los canales de enrutamiento.

Diferencial de la manada con precisión

Interfaz de alta velocidad como USB 3.0, PCIe Gen 4/5 y 10 Gigabit Ethernet dependen de la señalización diferencial. En tablas densas, los desafíos clave están manteniendo la longitud que se ajuste dentro de tolerancias estrechas (por ejemplo, ±5 mil para 100 ps tiempo de ascenso) y controlando la impedancia diferencial. Recorrido el par ajustado (papelación de borde igual a ancho de traza) y evitar cambios de la ruta innecesaria.

Separación de señales de alta velocidad y baja emisión

En diseños densos, la separación física de dominios ruidosos es crítica. agrupar todas las líneas de alta velocidad en un canal de enrutamiento designado, separado de señales analógicas, de potencia y de baja velocidad por un rastro de tierra o una fosa llena de cobre. Mantener un área de mantenimiento de al menos 10-20 mil en cada lado del paquete de alta velocidad. Nunca enrutar un rastro de alta velocidad directamente sobre una división de emisiones de referencia.

Traces de guardia y Waveguide coplanar

Para señales especialmente sensibles (por ejemplo, RF o líneas de reloj), considere el uso de guía de onda coplanar con configuración de tierra (CPWG): un rastro en la capa superior con planos de tierra en ambos lados del trazo en la misma capa. Las pistas de tierra deben conectarse al plano subyacente mediante la costura vía los vias espaciados en λ/10 o más (por ejemplo, cada 100–200 mil para 2–5 GHz).

Reglas de Espaciamiento de Trace para Mitigación Crosstalk

Crosstalk es una función de longitud de acoplamiento y espaciamiento de borde a borde. En tablas densas, el espaciamiento entre los trazos adyacentes de alta velocidad debe ser al menos 3× el ancho de traza (3W regla) para mantener el acoplamiento inductivo y capacitivo debajo de los niveles aceptables. Para la densidad agresiva, una regla de 4W puede ser necesaria.

Media Minimización y Optimización

Cada vía introduce inductancia (típicamente 0,5-1 NH) y capacitancia (0,1–0,5 pF). En diseños densos, la tentación de utilizar vias para el escape de enrutamiento es alta, pero cada uno a través de de degradación de la calidad de señal. Limite las señales de alta velocidad a la mayoría de dos mediante transiciones (por ejemplo, de arriba a una capa de señal interior y de vuelta a un área superior).

Integridad de caminos de tierra y retorno

Planes de tierra sólidos sin interrupciones

Un plano de tierra ininterrumpido es el elemento más eficaz para la integridad de la señal de alta velocidad. En diseños densos, las capas de señal a menudo necesitan recorrer múltiples capas, pero cada señal debe tener un camino de retorno continuo inmediatamente debajo de él. Nunca enrute una señal de alta velocidad sobre una brecha en el plano de tierra causada por los arrays, las islas de potencia o los campos de pin de conector.

Stitching Vias: Cantidad y Colocación

Los pasos de puntada conectan los planos del suelo y reducen la inductancia de los caminos de retorno. Colocar los puntos por cada vía que transiciones una señal de alta velocidad de una capa a otra, esto asegura que la corriente de retorno tiene un corto camino hacia el plano adyacente. Además, distribuir los puntos de costura a lo largo de los bordes de la tabla para suprimir las resonancias de cavidad.

Estrategias de terminación para la integridad de la señal

Terminación de la serie (Sucesión de la competencia)

Para trazas de punto a punto, colocar una resistencia de serie (típicamente 22–33 Ω) en la salida del controlador puede amortiguar sobresueldos y reflexiones al igual que la impedancia de salida del conductor a la impedancia de traza. En tablas densas, mantenga la resistencia a la terminación lo más cerca posible del pin del controlador, con un total de 200 mil.

Terminación paralela (Rescisión de la carga)

Para señales de un solo soporte con un autobús unidireccional (por ejemplo, líneas de reloj), una resistencia de terminación paralela a tierra en la carga puede absorber reflejos. Sin embargo, esto consume potencia DC. Para señales diferenciales, utilice un único resistor de terminación en el par en el extremo del receptor, con el valor igual a la impedancia diferencial (por ejemplo, 100 Ω). Colocar el resistor entre los dos trazos, tan cerca como sea posible.

AC Termination with RC Networks

Cuando el consumo de energía DC es una preocupación, una red RC (series R y C a tierra) puede proporcionar una alta frecuencia que coincida sin carga DC. Esto es común en las líneas de reloj donde se debe mantener el nivel promedio de DC. El valor de condensador es elegido para que su impedancia en la frecuencia de señal sea insignificante (por ejemplo, 0.1 μF).

Simulación y Verificación

Pre-Layout y Post-Layout Simulation

En diseños densos HDI, confiar en reglas del pulgar es insuficiente. La simulación de pre-leaje (usando técnicas como IBIS-AMI o simulación de canal) ayuda a seleccionar esquemas de terminación y parámetros de apilación. La simulación de post-leaje con un solucionador de campo 3D captura la geometría real de los trazos, vias y cortes de avión.

Control de reglas de diseño (DRC) Automatización

Las herramientas modernas de EDA permiten reglas de DRC personalizadas para impedancia, largas emparejamientos, espaciamiento y conteo. Configurar un gestor de restricción temprano en la fase de diseño. Por ejemplo, definir clases netas para "HighSpeed Differential" con una tolerancia de impedancia de ±10%, el desfase de longitud máxima de 5 mil, y a través del límite de cuenta de 2.

Estudio de caso: Montaje de una PCIe Gen 4 de 16 capas

Para ilustrar estas prácticas en acción, considere un diseño de 16 capas denso para un interruptor PCIe Gen 4. El apilamiento utiliza ocho capas de enrutamiento (cuatro en la parte superior, cuatro en la parte inferior) cada uno emparejado con un plano de tierra. Señales corren a 16 GT/s con 50 ps de tiempo de ascenso.

  • Usando material de baja pérdida Megtron 6 para lograr un Dk consistente a través de capas.
  • Ajuste de la anchura de traza de pares diferenciales a 4.2 mil, espacio a 6 mil en una dielectricidad de 4 m sobre el suelo para lograr 85 Ω impedancia diferencial.
  • Rotundar todos los pares de PCIe en la parte superior y capas internas adyacentes al suelo, con no más de dos vias por par. Los vias de tierra de picado se colocaron en 50 mil de cada señal vía.
  • Mantener una región de mantenimiento de 15 mil alrededor de cada canal de alta velocidad.
  • Utilizando la terminación de serie (33 Ω) en el controlador para todos los relojes de referencia.

Después de la simulación post-apagado, la altura de los ojos en el receptor era de 320 mV (sobre el mínimo de 100 mV), y el jitter era de 12 ps rms, bien dentro de la especificación.

Recursos externos para un estudio más profundo

Para perfeccionar aún más sus habilidades de enrutamiento de alta velocidad, consulte las siguientes fuentes autorizadas:

Conclusión

La señal de alta velocidad en los diseños de PCB densos exige un enfoque disciplinado y multifacético. Al optimizar la pila de capas, adhiriéndose a reglas de impedancia controlada y espaciado, minimizando la parasitaria y asegurando una sólida puesta en marcha, los ingenieros pueden lograr un rendimiento confiable incluso en las tablas más concurridas. La simulación sigue siendo la herramienta de verificación definitiva, capturando problemas que las reglas simples pueden perder sistemáticamente.