Comprensión de la Interferencia Electromagnética en el Diseño PCB

La interferencia electromagnética (EMI) es un reto persistente en la electrónica moderna. A medida que aumentan las velocidades del reloj, bajan los voltajes de suministro y se contraen los dispositivos, aumenta el riesgo de acoplamiento de energía no deseado entre los circuitos. El EMI puede causar fallos funcionales, corrupción de datos y costoso incumplimiento de regulaciones como FCC Parte 15 o CISPR 32.

EMI surge de dos mecanismos primarios: emisiones dilatadas], donde la energía de alta frecuencia se propaga por el espacio, y emisiones conducidas, donde el ruido recorre los cables de energía o señal. Dentro del PCB, las fuentes comunes incluyen bordes digitales rápidos, conmutadores de potencia, las primeras pruebas de transmisión sin interrupción

Fundamentos de la generación y el coupling de EMI

Emisiones radiadas y conducidas

El EMI radiado normalmente domina más de 30 MHz. Los trazos PCB, los cables de componentes y los cables actúan como antenas no intencionales. La eficiencia de la radiación depende del área de la vía actual, la frecuencia de la señal y el voltaje de movimiento común en la estructura. Las emisiones realizadas, más prominentes debajo de 30 MHz, viajan a lo largo de las líneas de potencia y señal y pueden afectar otros equipos conectados a los mismos tipos de operación.

Common-Mode vs. Differential-Mode Noise

El ruido de movimiento diferencial es la señal prevista más cualquier ruido que aparece entre dos conductores (por ejemplo, el + y – de un par diferencial). Fluye en direcciones opuestas y tiende a cancelar su campo magnético. El ruido de movimiento común, en contraste, aparece igual en ambos conductores con respecto al suelo. Fluye en la misma dirección en todos los caminos de retorno y crea grandes áreas de bucle que se irradian eficientemente.

Regiones cercanas a las islas Félidas y Far-Field

En el campo cercano (en una fracción de longitud de onda), el mecanismo de acoplamiento dominante es eléctrico (capacitivo) o magnético (inductivo). A distancias más grandes (campo lejano), la onda electromagnética se propaga como una onda de avión con impedancia de campo fijo. Entendiendo esta distinción ayuda a los ingenieros a elegir la técnica de mitigación correcta: los problemas de campo cercano requieren protección o colocación de filtro cerca de la fuente, mientras que los cambios de diseño de distancia.

PCB Estrategias de diseño para la minimización de EMI

Estacionamiento de capa y selección de materiales

Un apilamiento bien planificado es la base del diseño de bajo índice de transmisión electrónica. Utilice al menos una tabla de cuatro capas para diseños con señales digitales de velocidad moderada (ambos 50 MHz), y un apilador de seis capas o ocho capas para interfaces de alta velocidad como DDR o Gigabit Ethernet. La segunda capa debe ser un plano de tierra continuo, y la capa superior debe llevar señales adyacentes a ese plano de tierra.

Elija materiales PCB con una constante dieléctrica constante (Dk) y un factor de baja disipación (Df) para minimizar la pérdida de señal y el skew. Standard FR-4 trabaja para muchas aplicaciones hasta unos pocos GHz, pero los diseños de alta frecuencia se benefician de laminados como la serie Rogers 4000 o Isola I-Tera.

Integridad de caminos de tierra y retorno

Cada corriente de señal debe regresar a su fuente. El camino de retorno de menos impedancia en frecuencias altas está directamente debajo del rastro de señal, en el plano de tierra adyacente. Para mantener esto, nunca dividir el plano de tierra bajo trazas de alta velocidad. En lugar, utilizar un solo plano no roto y señales de ruta sólo en capas adyacentes a planos de tierra o de potencia.

Cuando una señal cambia capa a través de una vía, la corriente de retorno también debe transición entre planos. Colocar un terreno a través de (regresar a través) dentro de 0,5 mm de cada señal a través de para permitir que la corriente de retorno cambie aviones sin crear un bucle grande. Para autobuses con muchas señales, utilice una variedad de vias terrestres en ambos extremos del conjunto de trazas. Evite trazas que crucen ranuras, moats o agujeros en el plano de tierra: cualquier tal desconexión de radiación toma retorno.

Colocación de componentes y partición

Partición de la PCB en bloques funcionales: analógico, digital, potencia y alta frecuencia. Coloca los circuitos más críticos y ruidosos (por ejemplo, generadores de reloj, reguladores de conmutación, transceptores de radio) tan cerca de sus conectores o antenas como sea posible para mantener las huellas largas de entradas analógicas sensibles.

Componentes analógicos sensibles de oriente perpendicular a trazas ruidosas y mantenerlos alejados de los bordes de la junta y los agujeros de montaje, donde los campos de estrado pueden acoplar. Colocar condensadores de desacoplamiento lo más cerca posible físicamente a los pines de potencia de cada IC, con el condensador de menor valor más cercano al pin.

Control de rutina y de impedancia

Ruta de señales de alta velocidad en capas internas entre planos (configuración de la pista) cuando sea posible, ya que esto proporciona blindaje de ambos lados y reduce el EMI. Para la trucha de microstrip de capa superior, asegúrese de que el plano de tierra adyacente se extiende por lo menos 5 anchos de traza más allá de la señal en todos los lados.

Para los pares diferenciales (USB, HDMI, Ethernet), mantenga la longitud igualando dentro de 5 mimos y mantenga la par espaciándose constantemente a lo largo de toda la ruta. Nunca separa el par a la ruta alrededor de un obstáculo, en lugar de eso, mantenga ambos rastros juntos y utilice curvas simétricas. Calcula la impedancia diferencial utilizando un dispositivo de campo o herramientas de fabricante, y asegure que el ancho de traza y el valor calculado.

Implementar "3W" regla de espaciado para trazas críticas de alta velocidad: mantener la distancia a cualquier otro trazo al menos tres veces el ancho de trazo. Para caminos de muy alta frecuencia (ambos 1 GHz), considerar el uso de 5W o incluso 10W espaciamiento. Eliminar las islas de tierra verter bajo el trazo si crean discontinuidades de impedancia, utilizar una regla de limpieza para mantener el cobre al menos 30 milímetros del plano del terreno.

Red de distribución de energía (PDN)

Un pobre PDN es un importante contribuyente a la EMI conducida y radiada. Las corrientes de conmutación de IC causan voltaje ondulado en los planos de potencia, que luego impulsa la radiación de movimiento común de cables y sincronía de calor. Diseñar el PDN con baja impedancia sobre todo el rango de frecuencias de interés. Utilice un plano de energía sólida adyacente al plano de tierra para crear una condensación de derivación distribuida.

Condenadores de desacoplamiento de lugares tales que el área de lazo de la central eléctrica del IC, a través del condensador, y de regreso a la almohadilla de tierra del IC se minimiza. Un error común es poner el condensador demasiado lejos o utilizar largos trazas en lugar de vias. Para dispositivos de alta corriente, utilizar múltiples vias en paralelo para reducir la inductancia. Filtrar todos los entradas de potencia de nivel de placa con la clasificación de ferrite 10 μ

Escudo y Filtro

Cuando el diseño por sí solo no puede suprimir el EMI suficientemente, añadir los escudos sobre circuitos sensibles o fuentes de ruido. Utilice un enfoque de tierra multipuntos: el escudo debe ponerse en contacto con el plano terrestre a través de un perímetro de vias espaciados a intervalos de λ/20 (donde λ es la longitud de onda de la mayor frecuencia de preocupación). Por ejemplo, a 1 GHz, λ/20 es 15 mm, por lo que el lugar se vende sin más de 15 mm

A bordo de los conectores I/O, añadir picaduras de movimiento común y filtros discretos (series ferrites más condensadores de shunt) para reducir las emisiones realizadas. Coloca estos filtros dentro de 10 mm del conector para evitar que el ruido se acopla al cable antes de que se filtra. Utilice un plano de tierra de chasis alrededor del conector y conectarlo al plano de tierra de la placa mediante un solo punto o un puente estrecho para controlar los bucles de tierra USB

Consideraciones de frecuencia y tiempo

El reloj de espectro de pliegue (SSC) es una técnica probada para reducir las emisiones de pico de las señales de reloj. Modulando la frecuencia del reloj por un pequeño porcentaje (normalmente 0,5% a 2%) a una velocidad de 30–60 kHz, la energía se extiende a través de un ancho de banda más amplio, disminuyendo el valor máximo. HSC en el oscilador o PLL si el sistema puede tolerar un ligero trazo de tiempo de control de control de la corriente.

Los problemas de EMI provienen de bordes demasiado rápidos que contienen armónicos de alta frecuencia. Use resistencias de terminación de serie (22–33 Ω) colocadas cerca del pin de salida para amortiguar las reflexiones y reducir la onda, que naturalmente suaviza el borde. Para las señales lógicas estándar, seleccione dispositivos con tiempos de subida/caída más lentos cuando no se requiere velocidad, incluso un borde de 2 ns puede crear energía significativa por encima de 100 MH

Simulación y Pruebas de Pre-Complianza

El uso de herramientas de simulación electromagnética 3D (por ejemplo, Ansys HFSS, CST Studio Suite o Altair FEKO) para modelar redes críticas, interfaces de conector y efectos de enclosure temprano en el ciclo de diseño. Simular la corriente de movimiento común en cables y la fuerza de campo radiada en las frecuencias regulatorias. Muchas herramientas de CC CAD pueden resaltar ahora

Para las pruebas previas al cumplimiento, utilice un sistema de sonda cerca del campo y un analizador de espectro para identificar puntos de emisión en el tablero. Escanear el tablero mientras que está alimentado y ejecutando patrones de software o prueba típicos. Preste atención especial a los dominios del reloj, conmutadores de potencia y conectores de cable. Compare los picos medidos con los límites regulatorios e iterate en los cambios de diseño: moviendo un condensador, agregando un terreno a través, o dLT

Cumplimiento normativo y normas

Los límites de EMILT son definidos por organizaciones como la Comisión Federal de Comunicaciones (FCC) en los EE.UU., CISPR en Europa y VCCI en Japón. Para dispositivos de clase B (residencial), el límite de emisión radiado es 40 dBμV/m desde 30–88 MHz, aumentando a 47 dBμV/m de 216–960 MHz.

Muchos organismos de certificación también requieren que el producto sea probado en su configuración peor de casos, lo que significa que todos los periféricos opcionales conectados y todos los modos de software que se ejecutan simultáneamente. Planifique su diseño PCB con márgenes: apuntar a un margen de seguridad de 6 dB por debajo del límite para contabilizar tolerancias de fabricación y variaciones en los componentes.

Corrientes de trabajo sobre la aplicación práctica

Para integrar el diseño de EMI-aware en su rutina, siga este flujo de trabajo simplificado:

  1. Definir las restricciones tempranamente. En la etapa esquemática, identificar redes de alta velocidad, frecuencias de reloj y dominios de potencia. Defina objetivos de impedancia, reglas de espaciamiento y apilamiento de capa antes de la colocación.
  2. Lugar con el EMI en mente. Partición del tablero en zonas analógicas, digitales y de potencia. Colocar los componentes más ruidosos primero, luego sensibles, y la distribución de energía de la ruta antes de las señales.
  3. Realizar utilizando las mejores prácticas. Señales de ruta adyacentes a un plano de tierra continuo. Usar el enrutamiento diferencial para todas las líneas de datos de alta velocidad. Aplicar curvas de 45 grados y evitar problemas.
  4. Verificar el PDN. Compruebe que todos los condensadores de desacoplamiento tienen conexiones directas a los aviones. Utilice el análisis de gota de DC para asegurar que las gotas de tensión están dentro de tolerancia.
  5. Simulado o medida. Ejecuta la simulación de EMI en redes críticas. Después de la asamblea de prototipos, realice un escaneo cerca del campo para validar que los hotspots están por debajo de 10 dBμV por encima del fondo.
  6. Iterate. Aborde cualquier problema añadiendo vias terrestres, ajustando los componentes de routing o aumentando los filtros. Retestice hasta que las emisiones estén estables.

Un recurso adicional de La documentación de Altium sobre el diseño PCB para EMC proporciona una lista de verificación detallada que puede adaptarse a su flujo de diseño.

Conclusión

Minimizar la interferencia electromagnética a través del diseño PCB es una disciplina que combina la física, la planificación cuidadosa y el refinamiento iterativo. Al implementar un plano sólido, optimizar el apilamiento, controlar la impedancia, los circuitos de partición, y utilizar técnicas de desacoplamiento y filtrado adecuadamente, puede lograr el éxito de primera pasada y evitar costosos rediseños de ruido.

Para más lectura, consulte la nota de aplicación TI sobre la mitigación de EMI en el cambio de suministros de energía y la IEEE Standard 1585-2023] para técnicas de medición.