En el diseño de la placa de circuito impreso de alta velocidad, la integridad de la señal es la base de rendimiento confiable. A medida que las tasas de datos suben a la gama gigabit-per-second, cada discontinuidad física a lo largo de una ruta de señal se convierte en una fuente potencial de degradación.

La Física de Via Parasitics

Inductancia parasitaria y animación

A via no es un conductor perfecto. Su geometría — longitud de barril, diámetro, almohadilla y anti-pad— crea una red localizada de RLC (resistencia, inductancia, capacitancia). La inductancia parasitaria de un agujero a través es aproximadamente proporcional a su longitud e inversamente proporcional a su diámetro. Para una integridad típica de 0,3 mm de diámetro a través de una tabla de espesor de 1,6 mm, la inductancia

La capacitancia parasitaria surge principalmente entre la vía de la almohadilla y los planos de tierra adyacentes, y entre la vía del barril y las capas de cobre que pasa. El anti-pad (el agujero de la limpieza en el plano de potencia/calor) mitiga esta capacitancia pero no puede eliminarla por completo. Exceso de la capacitancia reduce la impedancia característica de la vía, causando un desajuste que refleja la energía hacia la fuente.

Via Stubs and Resonances

Cuando una señal pasa por una vía que sigue sin usar a capas más profundas, la parte restante del barril forma un stub. A altas frecuencias, este problema actúa como un resonador de onda trimestral. Por ejemplo, un stub 1.6 mm de largo en una tabla típica de FR4 (er ~4) tiene una resonancia cerca de 21 GHz.

Tipos de Vias y sus implicaciones de integridad de la señal

Vias a través de la casa

El tipo más común, a través de los agujeros perforan a través de todas las capas. Son baratas y fáciles de fabricar pero contribuyen la inductancia y capacitancia parasitarias más altas. Para pares diferenciales de alta velocidad, dos vias de agujeros en estrecha proximidad pueden introducir la conversión de modo ( ruido común). El agujero grande también crea un gran anti-pad en los planos de referencia, perturbando el camino actual de retorno.

Vías ciegas y enterradas

Los vias ciegos conectan una capa exterior a una o más capas interiores sin pasar por toda la tabla. Los vias enterrados están completamente encerrados dentro de la pila-up. Ambos tipos reducen la longitud del barril y eliminan los problemas para señales que no necesitan atravesar toda la tabla. Bajan la inductancia y la capacitancia paras, mejora la calidad de la señal y liberan la zona de enrutamiento en capas de superficie.

Microvias

Microvias (típicamente se realizan 0,15 mm de diámetro) son laser-drilled y se utilizan en las tablas HDI (interconexión de alta densidad) su pequeño tamaño minimiza la parasitaria: una microvia puede tener inductancia por debajo de 0,1 nH y capacitancia bajo 0.1 pF. Son ideales para la ruptura de bga y la rotura densa.

Estrategias para la colocación óptima de la vía

Mantener las Vías Lejos de Senderos Críticos de la Señal

No coloque vias directamente en el camino de un trazado de alta velocidad a menos que sea absolutamente necesario. En lugar de ello, diríjase el trazo a una ubicación que mantiene una transición de plano de referencia consistente. La distancia entre una vía y un trazo adyacente debe ser al menos 3–5 veces el espesor dieléctrico que separa el trazo de su plano de referencia para minimizar el acoplamiento de borde y el cruce.

Uso de vias terrestres para la continuidad del camino de retorno

Cuando una señal a través de transiciones de una capa a otra, la corriente de retorno también debe cambiar a un nuevo plano de referencia. Sin un terreno cercano a través de, la corriente de retorno debe encontrar un camino alternativo, a menudo a través de condensadores de desacoplamiento o capacitancia de estrado, aumentando la inductancia de bucle y EMI. Colocar un tierra a veces adyacente a cada señal (cono llamado por vía multi-LT)

Minimizar el Conde Via

Cada vía añade efectos parasitarios. Siempre que sea posible, enrutará señales críticas en una sola capa sin vias. Usar trazas más largas con menos vias en lugar de muchos segmentos cortos con cambios de capa frecuentes. Para enlaces seriales de muy alta velocidad (por ejemplo, PCIe Gen5, 32 Gb/s), limitar el total a través de cuenta a dos o tres por canal es una regla común de diseño.

Alinear Vías con Planes Terrestres

La limpieza antipad en el plano terrestre debe ser tan pequeña como las tolerancias de fabricación permiten. Un antipad mayor aumenta la inductancia parasitaria de la vía y interrumpe la estructura coaxial-como la de la transición. Alinear la vía para que la señal pase a través de un plano de tierra continuo. Cuando existen varios planos terrestres, asegurar que todos estén conectados eléctricamente cerca de la vía con via terrestre adicional.

Optimize Via Size and Shape

Los vias más pequeños reducen la inductancia y la capacitancia parasitarias. Sin embargo, las restricciones de fabricación (tamaño mínimo de taladro, relación de aspecto) limitan lo pequeño que pueden ser. Para una media mm vía en una tabla de 1,6 mm, la relación de aspecto es 8:1, que está cerca del límite para muchos fabricantes. Use el más pequeño mediante sus reglas de diseño y el fabricante de pcb elegido reducir a veces la fiabilidad inferior (LT):

Perforación trasera para la reducción de la presión

Como se ha discutido, los problemas causan resonancia. La retrotracción elimina la porción no utilizada de los vias de agujeros. Colocar vías de retrotracción cuidadosamente: la tolerancia de profundidad de perforación (±100 μm típico) significa que no siempre puede limpiar exactamente a la capa de señal. Para obtener mejores resultados, utilice los vias ciegos/burados donde sea posible para los caminos sensibles al estubo, o confín.

Via Shielding and Fencing

Para señales analógicas extremadamente sensibles o RF que corren junto a líneas digitales de alta velocidad, considere via fencing: una fila de vias terrestres colocadas entre dos señales en la misma capa. Esto crea una barrera electromagnética parcial que reduce el cruce. Asimismo, blindando un solo via al rodearlo con un anillo de vias terrestres (conectados a todas las capas terrestres) puede suprimir la radiación y el aislamiento.

Via Placement in Differential Pairs

Los viales diferenciales deben mantener la simetría. Coloca ambos vias de un par equidistante de cualquier vía terrestre, y mantiene sus antipados idénticos. Evite colocar un terreno entre los dos vias diferenciales, ya que esto rompe la simetría y crea una conversión de movimiento común no deseada. En lugar, coloca el terreno fuera del par. La distancia entre las dos vías de señal debe coincidir con el borde de la traza adyacente

Parámetros de diseño de Stack-Up y Via

Transiciones de Plano de Referencia

A través de la cual pasa a través de múltiples capas puede pasar entre diferentes planos de referencia. Por ejemplo, una señal que se mueve de la capa 1 (referencia: capa 2 tierra) a la capa 4 (referencia: capa 5 tierra) debe ver una ruta de retorno continua. Si el via pasa a través de un plano de potencia, la corriente de retorno debe saltar a ese plano a través de condensadores de desacoplamiento.

Anti-Pad Design

El diámetro antipad debe ser aproximadamente 1,5-2 veces el diámetro de la almohadilla. Un antipad aumenta la inductancia excesivamente grande; un pequeño añade capacitancia. Para las transiciones controladas por impedancia, use simulación electromagnética 3D para ajustar el tamaño antipad. En algunos diseños, formas anti-padamiento no circulares

Via-in-Pad (VIP)

El posicionamiento de vias directamente en el remo de aterrizaje de un componente (a través de pago) es común en los diseños de BGA para reducir la longitud de fanout. Sin embargo, VIP aumenta la capacitancia parasitaria y añade un pequeño bucle inductivo. El llenado y la planeación de la vía (con conductiva o no conductor) mitiga estos efectos.

Simulación y Verificación

Simulación de un cuerpo completo 3D

Herramientas como Ansys HFSS, CST Microwave Studio, o Keysight EMPro pueden modelar la geometría exacta de los vias y su apilamiento circundante. Estas simulaciones capturan resonancias, conversión modal y acoplamiento que faltan los modelos 2D o analíticos. Simula cada una única vía de ubicación, especialmente cerca de áreas de lanzamiento de conectores, fanout de la cadena de bolas y bordes de tablero.

Reflexometría del tiempo-dominio (TDR)

Las mediciones de TDR en prototipos proporcionan una visión directa de las variaciones de impedancia causadas por vias. Un dip o pico en el trazo TDR en la ubicación indica el exceso de capacitancia o inductancia, respectivamente. Utilice esta retroalimentación para ajustar el tamaño antipad, a través del diámetro, o el suelo a través del recuento en la próxima iteración de diseño.

Inserción Pérdida y pérdida de retorno Medición

Analizadores de red vectoriales miden los parámetros de cupones de prueba que incluyen vias. Compare los resultados medidos con predicciones simuladas para validar modelos. Para la producción de alto volumen, establecer los criterios de pase/fail para la pérdida de inserción por vía inducida y la pérdida de rendimiento en la frecuencia de Nyquist de la tasa de datos operativos.

Manufacturing Constraints and Cost Considers

Mínimo Via Tamaño y Proporción de Aspecto

La fabricación estándar de pcb puede producir perforaciones mecánicas hasta 0,2 mm con relación a los aspectos hasta 10:1. La producción de alto volumen puede empujar a 0,15 mm con relación a aspecto de 12:1, pero produce caída. Las microvias con goteo láser pueden ser tan pequeñas como 25 μm, pero requieren procesos HDI. Para prototipos rentables, pegar a 0,3 mm o 0,25 mm de rendimiento.

Costos de perforación

El retroceso requiere una configuración adicional y una operación de perforación secundaria. Añade aproximadamente 5–10% al costo de la junta pero puede mejorar dramáticamente la calidad de la señal para canales de larga duración. Muchas especificaciones de enlace serie (por ejemplo, PCIe Gen5, Ethernet 25G) recomiendan la retroceso para todos los vias en el camino crítico. Trabaja con su casa de fab para determinar la tolerancia de profundidad alcanzable y ajustar el stub.

Rendimiento y fiabilidad

Los pequeños vias y las altas proporciones de aspecto reducen los rendimientos debido a los vacíos de platamiento y las grietas de barril durante el ciclo térmico. En aplicaciones de alta fiabilidad (aeroespacial, automotriz), evitar los diámetros más pequeños a menos que estén llenos. Para las carreras de prototipos, puede ser aceptable; para la producción, consulte a su socio de fabricación.

Conclusión

Optimizar mediante la colocación de la calidad de la señal en PCBs de alta velocidad es un desafío multidimensional. Requiere una comprensión profunda de la parasitaria eléctrica introducida por vias, una selección cuidadosa de tipo y geometría, y un uso prudente de estrategias de colocación como costura de tierra, eliminación de obstáculos y evitación de caminos críticos. Simulación y mediciones validan el diseño antes de la fabricación, mientras que el conocimiento de las limitaciones de la fabricación aseguran la verificación.

Más lectura