El Imperativo de escalada ADC en el servicio de próxima generación

Los sistemas modernos de radio (NR) a la nueva visión de 6G, dependen de un paso fundamental de conversión: translatar las señales de frecuencia analógica de banda ancha (RF) en el dominio digital para el procesamiento de bandas base. Los convertidores analógicos instantáneos (ADC) se sitúan en el corazón de cada cadena receptor, y su rendimiento directamente determina las tasas de datos alcanzables, vinculan los presupuestos y la eficiencia del sistema.

Los ADC escalando para cumplir estas especificaciones están lejos de ser triviales. Los trade-offs fundamentales, emergentes de la teoría de circuitos y la física semiconductora, limitan lo rápido, preciso y eficiente energética que puede ser un solo convertidor. Los fabricantes y grupos de investigación están explorando arquitecturas novedosas, nodos avanzados de proceso y técnicas de calibración a nivel de sistema para romper con estas barreras.

Consideraciones fundamentales de arquitectura ADC para teléfonos móviles de alta velocidad

Tasa de muestreo versus Resolución de compensación

El conocido teorema de muestreo dicta que la tasa de muestreo ADC debe ser al menos dos veces el ancho de banda de la señal de entrada. Para una estación base 5G que maneja un portador de 400 MHz, se requiere una tasa de muestreo mínima de 800 MSPS, pero los sistemas de mundo real se muestran para relajar la filtración analógica y mejorar la relación de señal a aproximación (SNR), empujando tasas bien en la región de residuos GSPS

La resolución, medida en número efectivo de bits (ENOB), está inversamente relacionada con la tasa de muestreo para un presupuesto de potencia dado. Esta relación se captura por la figura de mérito Walden (FoM = potencia / (2 × ancho de banda × 2 Modificación de la banda de 10 bits (FLT:1])), que ha sido relativamente constante en décadas de escalado CMOS.

Disipación de energía y medición de eficiencia

En los receptores masivos de MIMO, que son una piedra angular de 5G y 6G estaciones base, docenas o cientos de elementos de antena cada uno requieren una cadena ADC dedicada. Si cada ADC consume cientos de milwatts, el presupuesto total de energía se convierte en prohibitivo para equipos instalados en torres o en pequeñas células. Los ingenieros buscan la potencia más baja posible por paso de conversión, empujando el circuito Walden FoM de 1 fJ

La linealidad y el rango dinámico libre de espuros

Más allá de SNR cruda, los receptores inalámbricos deben manejar grandes señales de bloqueo que son órdenes de magnitud más fuertes que el canal deseado. Un teléfono 5G puede encontrar un bloqueador sólo 20 MHz de distancia que es 30 dB más fuerte que la señal deseada. Nolinearidades ADC generan productos de intermodulación que pueden caer dentro de la banda de paso, elevando el piso de ruido y sensibilidad degradante.

Desafíos en los sistemas de radio nueva (NR) y mmWave Systems

Anchura de banda y agregación de canales

5G NR define anchos de banda de 100 MHz en bandas sub-6 GHz y 400 MHz en bandas de onda milímetro (mmWave). Con agregación de portador, un receptor puede tener que procesar simultáneamente varios portamanos de componentes, lo que conduce a un ancho de banda instantáneo superior a 1 GHz. Esto obliga a la ADC a aumentar las tasas por encima de 2 GSPS.

Rango dinámico y señales de bloqueo

En mmWave bandas, la pérdida de ruta es alta, por lo que los receptores deben hacer frente a grandes variaciones de fuerza de señal recibidas. Un dispositivo móvil cerca de una estación base puede ver una señal fuerte, mientras que un usuario distante experimenta un débil. El ADC debe tener un rango dinámico suficiente para acomodar la señal más fuerte sin cortar, mientras que todavía resolver la señal más débil (que puede ser enterrado en ruido de cuantitativa).

ADCs y calibración entrelazados

El enfoque más común para lograr las tasas de SGPS mientras mantiene una resolución moderada es el tiempo de interconexión: un banco de M más lento ADCs funciona en paralelo sobre muestras interleadas. La velocidad de muestreo efectiva se multiplica por M, mientras que cada sub-ADC funciona a una fracción de la velocidad de reloj completo. Sin embargo, la interconexión introduce desfase en los canales de compensación, ganancia y tiempo de errores.

Más allá de 5G: 6G, Sub-Terahertz, y Terahertz Comunicación

Bandas sub-THz y Procesamiento de banda ultra-Wideband

Las frecuencias de portador de 6G de investigación de 100 GHz a 300 GHz y más allá, donde el espectro disponible puede ser de decenas de gigahercios. Para utilizar tal ancho de banda, ADCs debe probar a tasas superiores a 100 GSPS, un reino actualmente limitado a osciloscopios digitales y prototipos de investigación de una sola especie. A estas velocidades, los componentes electrónicos convencionales se vuelven imprácticos debido a los transistores transitorios.

Requisitos de Resolución para MIMO Masivo y Beamforming

MMO masivo con cientos de elementos de antena permite la multiplexación espacial y la viga. En un receptor de rayos completamente digitales, cada antena tiene su propio ADC. El consumo total escala linealmente con el número de antenas, por lo que los ADC de ultra-bajo potencia son esenciales. Además, el requisito de resolución se relaja en comparación con un receptor de una sola antena porque el rayo proporciona ganancia de matriz: un 6 bits

Limitaciones de latencia

Las aplicaciones de 6G como Internet táctil y conducción autónoma requieren latencia de extremo a extremo inferior a 1 ms. El tiempo de conversión de ADC contribuye directamente a la demora de la cadena de procesamiento. Los ADCs de tuberías introducen inherentemente una latencia de varios ciclos, mientras que los ADC de SAR tienen menor latencia pero velocidad limitada. Para la latencia ultra-bajo, los ADCs flash sensibles a la conversión en un solo ciclo de reloj) son atractivos, pero son de alta velocidad de alta velocidad de lat.

Arquitecturas ADC avanzadas para futuros inalámbricos

Pipelined Successive‐Approximation Register (Pipeline‐SAR) Hybrids

Para combinar la alta velocidad de los convertidores con el bajo poder y tamaño compacto de las RSA, los diseños modernos utilizan un enfoque híbrido: un flash de primera etapa o SAR grueso resuelve unos pocos bits, luego un DAC multiplicador resta el residuos para una conversión fina por una segunda etapa SAR. Esta arquitectura reduce el número de comparadores esperados en comparación con un flash completo, manteniendo el alto rendimiento de publicaciones recientes muestran 10 bits

Moduladores de Delta-Sigma (CT‐Δxia)

CT‐ΔLas ADCs logran una alta resolución (12-16 bits) sobre anchos de banda de decenas a cientos de megahercios por sobresampling y conformado de ruido. Son atractivos para los receptores que requieren un rango dinámico alto en presencia de bloqueadores, porque el filtro de velocidad puede proporcionar antialias y linearidad inherentes. Sin embargo, los modulos tradicionales de CT-Δ lucha con anchos de banda debido a aproximadamente 500 MH

Técnicas de calibración entrelazadas

Debido a la inevitabilidad de la intercepción del tiempo para la operación multi-GSPS, mucha investigación se centra en la calibración de fondo digital. Los métodos basados en la correlación inyectan un tono piloto conocido y ajustan las ganancias, compensaciones y fases de los canales para minimizar los escalones. La calibración ciega mediante estadísticas de la señal de entrada (por ejemplo, minimizar el poder de las esporas interleatorias) evita degradar la falta de tensión normal.

Innovaciones de materiales y procesos

CMOS Scaling and FinFET Technology

Los continuos cambios CMOS a 3 nm y más allá proporcionan mejoras de velocidad intrínseca a través de un retraso de puerta reducido. Las estructuras FinFET ofrecen mejores características analógicas que los transistores de plano, con menor ruido de flicker y mayor resistencia a la salida. Sin embargo, el rendimiento analógico no escala tan agresivamente como digital, porque los voltajes de suministro están disminuyendo, reduciendo las etapas de casco en ADCs.

Materiales emergentes: GaN, SiGe, e InP

Los dispositivos de alta velocidad de la tecnología de la señalización de la tecnología de la información y la tecnología de la información y la tecnología de la información son más resistentes (por ejemplo, los dispositivos de transmisión de la señal de alta calidad) y los dispositivos de transmisión de la tecnología de la información de la tecnología de la información y la tecnología de la información (por ejemplo, los dispositivos de transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de la transmisión de datos

Integración 3D y embalaje avanzado

El sistema de distribución de energía térmica de alta velocidad también permite que la ADC se coloque físicamente cerca de la matriz de antenas, reduciendo la inductancia parasitaria y la pérdida de señal. El campo de microbomba de 20 μm o menos permite la densa y sensible de banda ancha interconexión.

Desafíos de integración de sistema-vel

Analog Front‐End y Filtro

El ADC no puede ser considerado en aislamiento; su rendimiento depende en gran medida de la cadena analógica anterior. Para los receptores de banda ancha 5G, un amplificador de ganancia programable (PGA) con ancho de banda hasta 2 GHz debe conducir el ADC sin la introducción de distorsión. El filtro antialiasing (AAF) debe rechazar bloqueadores fuera de banda lo suficientemente para evitar el aliado de la banda base.

Indemnización por procesamiento digital

El procesamiento digital de señales (DSP) puede compensar muchos impedimentos ADC - no linealidad, interferencia intersímbolo, bloqueo de muestreo- si los impedimentos son estáticos o variando lentamente. Tablas de búsqueda de linearización, igualadores adaptativos para errores dependientes de frecuencia, y los filtros de Kalman para estimación de jitter pueden ser implementados en el núcleo digital.

Co-design con el beamforming digital

En un sistema de rayos totalmente digital, las salidas de múltiples ADC se combinan con pesos complejos para formar rayos. La precisión de fase y amplitud de cada canal ADC debe ser controlada de forma estricta, a menudo requiere calibración periódica utilizando un tono piloto inyectado en el puerto de la antena. Cualquier elemento de ruido de ADCs — ya sea en offset, ganancia o tiempo— se translate en errores de señalización y retrasos.

Conclusión: La dirección de la carretera para escalar ADC

A pesar de los nuevos modelos de tecnología de vanguardia, ADCscaling permite la integración multifacética de los sistemas de generación de rayos 5G y más allá de las tecnologías inalámbricas.Los cambios fundamentales entre velocidad, resolución, potencia y linealidad se están superando gradualmente con arquitecturas innovadoras como los híbridos de la línea de tiempo, los moduladores de foto de tiempo continuo y la calibración digital avanzada.