Les systèmes électroniques modernes et les applications de traitement des signaux exigent des taux d'échantillonnage de plus en plus élevés pour capter avec précision les signaux en évolution rapide. À mesure que les taux de données dans les communications, les radars et les instruments augmentent, le convertisseur analogique-numérique (ADC) devient souvent le goulot d'étranglement de performance. Une technique puissante pour surmonter les limites de vitesse ADC individuelles sans exiger un convertisseur exotique ultra-rapide est l'architecture ADC intercalée dans le temps.

Quels sont les CAA intercalés dans le temps?

Un DCA intercalé dans le temps (TI-ADC) se compose de canaux individuels de DCA M fonctionnant en parallèle. Chaque canal est callisé comme un signal d'horloge principale qui a été décalé par . Cet échantillonnage échelonné signifie que, pendant que l'horloge du système tourne à vitesse fs], chaque DCA individuel fonctionne uniquement à fs]/M. La sortie composite, après recombinaison appropriée, donne un taux d'échantillonnage effectif de f]s. Par exemple, quatre DCA intercalés de 125ps peuvent atteindre un taux de conversion de 500ps de temps.

Le principe repose sur le théorème d'échantillonnage Nyquist-Shannon : pour reconstruire un signal sans alias, la fréquence d'échantillonnage doit être au moins deux fois la plus haute composante de fréquence. L'intervalle de temps s'étend à des bandes de fréquences plus élevées, tout en utilisant des CDA qui ne peuvent avoir qu'une capacité de vitesse modérée.

Pour une base théorique plus approfondie, se reporter à Article technique des appareils analogiques sur les fondamentaux TI-ADC.

Principaux avantages des CAA intercalés dans le temps

Taux d'échantillonnage efficaces plus élevés

L'avantage le plus évident est l'augmentation multiple de la vitesse d'échantillonnage. Bien qu'un seul CDA à grande vitesse ne soit disponible que jusqu'à, par exemple, 10 GSp dans SiGe ou CMOS, l'interlaisser 16 CDA plus lent peut atteindre des vitesses supérieures à 100 GSp. Ceci est particulièrement important dans des applications telles que le radar à large bande où la bande passante instantanée dépasse 1 GHz.

Rentabilité et flexibilité de conception

Le développement d'un CDA monolithique ultrarapide pousse la technologie de processus à ses limites, ce qui entraîne une consommation d'énergie élevée, une grande surface de dépointe et un coût élevé. En revanche, de multiples CDA à vitesse modérée peuvent être mis en œuvre dans des nœuds de processus plus matures et à moindre coût.

Résolution maintenue avec un étalonnage approprié

Contrairement à ce qui est courant, l'inter-décollage ne dégrade pas intrinsèquement la résolution.Chaque ADC conserve ses propres performances en bruit et en linéarité. Avec un calibrage minutieux – correction numérique du fond pour les décalages, gains et décalages de temps – le système global peut maintenir un nombre efficace élevé de bits (ENOB) même à des taux d'échantillonnage très élevés.

Une analyse détaillée de la préservation de la résolution se trouve dans Texas Instruments -Note d'application sur l'alignement des canaux ADC intercalés dans le temps.

Défis pratiques de conception et stratégies d'atténuation

Bien que les CDA intercalaires, puissants, introduisent des erreurs uniques qui ne sont pas présentes dans les convertisseurs à un canal, qui résultent de mal-appariements canal-canal et d'imperfections de chronométrage.

Inconvénients, gains et décalages horaires

Les trois sources d'erreur dominantes sont:

  • Défaut de réglage: Chaque ADC a un décalage DC différent, provoquant un motif fixe à la sortie (épis périodiques à fs/M et ses harmoniques).
  • Inadéquation des gaz:[ Les variations de gain entre les canaux produisent une modulation de l'amplitude du signal, générant des bandes latérales.
  • Timing skew:[ Les décalages de phase non idéales de l'horloge font que les points de données sont pris à des moments incorrects, ce qui entraîne une distorsion dépendante du signal.

Les trois erreurs réduisent la plage dynamique sans anomalie (SFDR) et ENOB si elles ne sont pas traitées.

Techniques d'étalonnage

Les TI-ADC modernes utilisent à la fois l'étalonnage de premier plan et l'étalonnage de fond. L'étalonnage de premier plan injecte des signaux d'essai connus pendant l'initialisation (p. ex., niveaux de courant continu pour les tons offset, sinusoïdaux pour le gain et le timing).

Distribution et jitter de l'horloge

Même lorsque les CDA sont parfaitement assortis, les variateurs d'horloges partagés entre les canaux peuvent dégrader SNR. Une source d'horloge à faible bruit de phase et des boucles de blocage des retards soigneusement conçues (DLLs) ou des boucles de blocage des phases (PLL) sont essentielles.

Une référence classique sur la correction d'inadéquation est le papier EIEe de N. Kurosawa et al., "Analyse explicite des effets d'inadéquation des canaux dans les systèmes ADC intercalés dans le temps".

Applications dans l'ensemble des industries

Acquisition de données à haute vitesse

Les oscilloscopes de stockage numérique et les générateurs de forme d'onde arbitraires dépendent des TI-ADC pour atteindre des taux de capture multi-gigasample-par-seconde. L'équipement de test de R-D utilise souvent des architectures interlevées pour visualiser des transitoires rapides dans l'électronique de puissance, les serdes et les communications optiques.

Radio et radar définis par le logiciel

Les récepteurs à large bande dans les communications militaires et commerciales doivent numériser instantanément les grandes largeurs de bande. Les CAA intercalés dans le temps permettent aux récepteurs d'échantillonnage direct d'éliminer les multiples étapes de conversion, simplifiant la façade analogique et réduisant la taille, le poids et la puissance (SWaP).

Imagerie médicale

Les détecteurs à ultrasons et les scanners à IRM à champ élevé nécessitent la numérisation à haute vitesse de plusieurs éléments de tableau. Les CMA-TI permettent le traitement en temps réel de centaines de canaux avec une bande passante suffisante pour atteindre une résolution spatiale fine.

Instrumentation scientifique

Les détecteurs de physique des particules, la métrologie laser ultrarapide et la radioastronomie exigent tous des vitesses d'échantillonnage extrêmes. Par exemple, l'Array Square Kilomètre utilise un grand nombre de TI-ADC pour numériser les signaux radio couvrant des centaines de mégahertz.

Pour en savoir plus sur les applications médicales, voir cet article d'examen sur les CAD dans l'imagerie par échographie.

Tendances futures et architectures avancées

À mesure que le CMOS continue de s'étendre, l'écart entre la vitesse ADC à un seul canal et le potentiel d'interconnexion se rétrécit. Néanmoins, les applications émergentes dans le traitement de bande de base 5G/6G et les récepteurs optiques cohérents entraînent une demande de >100 GSp avec une grande autonomie dynamique.

  • Architectures hybrides qui combinent l'intervalle de temps et l'intervalle de bande passante (en utilisant des filtres analogiques pour diviser le spectre).
  • Pré-distorsion numérique pour compenser la non-linéarité de frontend analogique entre les canaux.
  • Californage basé sur l'apprentissage de la machine qui apprend et corrige les erreurs d'appariement en temps réel sans séquences d'entraînement dédiées.

Les innovations dans les interconnections optiques puce à puce peuvent également permettre l'interleaving à échelle évolutive, au niveau des planches, de centaines de CDA pour la capture de formes d'onde sub-THz.

Conclusion

En utilisant plusieurs convertisseurs à vitesse modérée en parallèle, les concepteurs gagnent en vitesse, en économies de coûts et en flexibilité sans nécessairement sacrifier la résolution, à condition qu'ils traitent les erreurs inhérentes à l'erreur de concordance par une calibration et une distribution attentive des horloges. Des oscilloscopes et radars aux imagesurs médicaux et aux radiotélescopes, la technologie TI-ADC sous-tend un grand nombre des systèmes d'acquisition de données les plus rapides en usage aujourd'hui.