Le rôle critique des points d'essai dans la conception moderne des PCB

Dans le monde des circuits imprimés multicouches à haute densité, les points d'essai ne sont plus une réflexion après-vente, ils sont une exigence fondamentale pour amener un produit du prototype à la production de volume. Sans points d'essai bien placés, les ingénieurs sont confrontés à des défis importants lors de la vérification fonctionnelle, des essais de conformité et de la réparation sur le terrain. Les points d'essai permettent un accès électrique direct aux nœuds internes sans compter sur des pistes ou des vias fragiles qui peuvent être enfouis sous un routage dense.

Les fonctions de débogage s'étendent au-delà des simples tampons. Elles comprennent des en-têtes dédiés pour les interfaces JTAG ou SWD, des boucles de test pour la mesure du courant, et même des modes de test triggerables par logiciel intégrés dans les FPGA ou les microcontrôleurs. Ces fonctions, conçues intentionnellement dès le départ, réduisent considérablement le temps nécessaire pour isoler les défauts, saisir les problèmes d'intégrité des signaux et valider le comportement du firmware.

Placement stratégique des points d'essai pour une efficacité maximale

Proximité des nœuds critiques

La première règle de placement des points d'essai est l'emplacement, l'emplacement, l'emplacement. Placez les points d'essai le plus près possible de la broche de l'appareil ou via ceux-ci pour surveiller. Pour les rails électriques, comme la sortie d'un régulateur de commutation ou la tension de cœur d'un processeur, placez un point d'essai dédié sur le même filet à moins de 100 mil de la plaque de composant. Cela garantit que la chute de tension mesurée et l'ondulation sont représentatives de ce que la charge réelle voit.

Accessibilité et approbation provisoire

Les points d'essai doivent être accessibles aux sondes d'essai automatisées (pignons de pogo ou dispositifs de fixation pour le lit d'ongle) ainsi qu'aux sondes d'oscilloscope manuelles. Assurez-vous d'une zone minimale de rétention de 0,060 pouce (1,5 mm) autour de chaque plaque d'essai pour éviter les shorts avec des composants ou des traces adjacents. Placez tous les points d'essai sur le même côté de la carte (généralement le fond) pour simplifier la conception des fixations.

Normalisation de la présentation et de la désignation

Utiliser un préfixe tel que TP suivi du nom net (p. ex. ]TP 3V3, TP I2C SCL[). Dans le schéma, les points d'essai de groupe sont regroupés sur une feuille ou une page séparée pour faciliter le renvoi croisé. Sur la disposition des PCB, utiliser un tampon carré de 40 mil avec un trou de forage de 25 mil (pour le trou) ou un tampon rond de 30 mil (pour le montage en surface) comme empreinte standard. De nombreux outils CAO vous permettent de créer une empreinte personnalisée pour -test point -de-sac, qui comprend une ouverture de grand masque à souder et un contour unique de l'écran de soie.

Intégration des caractéristiques de débogage dans les mises en page complexes

En-têtes de débogueurs sur les bords

Pour les microcontrôleurs, les FPGA et les SoCs, inclure un en-tête standard de débogage (p. ex. interface de débogage ARM=10-pin Cortex, JTAG 20-pin ou un simple SWD de 4pins). Placez l'en-tête près du périphérique cible mais à l'écart des régulateurs de commutation bruyants ou des chemins à courant élevé. Fournissez des résistances de série (généralement 0 ↓ ou 10 ↓) dans les lignes SWCLK et SWDIO pour permettre l'isolement pendant l'isolement des défauts.

Circuits d'auto-essai intégrés (BIST)

Intégrez des blocs BIST simples lorsque cela est possible. Pour les circuits analogiques, incluez une broche de mode test qui relie la sortie d'un op‐amp à une tension de référence connue par un commutateur. Pour la logique numérique, intégrez un registre qui peut être lu via I2C ou SPI pour vérifier les états de puissance. Ces caractéristiques réduisent considérablement le temps nécessaire pour différencier les erreurs de conception et les défauts de fabrication.

Boucles d'essai pour la mesure du courant

La mesure du tirage du courant d'un bloc spécifique (p. ex., la DPA ou le rail mémoire DDR) est souvent nécessaire au cours du développement. Au lieu de couper des traces pour insérer un ammètre, créez une boucle d'essai dédiée – une petite trace de cuivre (10 mil de largeur) reliant deux tampons d'essai adjacents. En fonctionnement normal, la trace reste soudée; pendant le débogage, vous pouvez désolider une extrémité et insérer une sonde de courant.

Conception pour les essais automatisés et la fabrication

Compatibilité avec les installations d'essai en circuit (ICT)

Pour que chaque point d'essai soit accessible d'un côté du plateau avec une taille et un pas prévisibles, il faut suivre les lignes directrices IPC‐7351 pour les dimensions des plateaux d'essai. Maintenir une distance minimale entre les coussinets d'essai de 100 mil (2,54 mm) pour éviter la liaison par sonde. Utiliser une couche d'essai spécifique (p. ex., côté inférieur seulement) et éviter de placer des composants sur cette couche dans la zone de la sonde. Si vous devez placer des points d'essai sur le côté supérieur, coordonner rapidement avec votre partenaire de fabrication pour s'assurer que leur fixation par sonde volante ou lit d'escargot peut atteindre les deux côtés sans coût excessif d'outillage.

Impédance contrôlée et points d'essai

Pour atténuer cette situation, utilisez le plus petit tampon possible pour la sonde (p. ex., un tampon de 0,020 pouce de diamètre pour une broche de pogo). Faites passer la trace directement dans le tampon (technique de la ligne de pédalier) de façon à ce que la longueur du talon soit essentiellement nulle. Si cela n'est pas possible, gardez la longueur du talon sous le seuil acceptable pour votre taux de données (pour le DDR4, les talons de moins de 0,1 pouce sont généralement acceptables; pour le PCIe Gen4, visez moins de 0,05 pouce). Dans les cas extrêmes, placez des points de test sur un travers qui continue à atteindre une couche interne, puis reremplissez le via avec un époxy conductif pour éviter une rupture.

Documentation pour les équipes d'assemblage et d'essai

Une carte de points d'essai est indispensable. Générer un PDF ou un tableur qui répertorie chaque point d'essai par son concepteur de référence (p. ex. TP101), son nom net, sa tension ou son type de signal prévu, et son emplacement physique (coordonnées X, Y). Inclure un écran sérigraphique codé en couleur sur le tableau : utiliser un contour carré pour les points d'essai de puissance, un cercle pour les signaux numériques et un triangle pour les analogues.

Techniques avancées pour les PCB à haute densité et à haute fréquence

Points d'essai intégrés dans les régions de cassure de BGA

Lorsque vous travaillez avec des BGA à points fins (0,5 mm ou moins), il peut être impossible d'ajouter des points d'essai externes autour du périmètre. Au lieu de cela, placez le point d'essai directement dans la zone de fanout BGA, en utilisant un motif de chien-os du coussin BGA jusqu'au via. Utilisez un micro-via (5-10 mil foret) et assurez-vous que le via est rempli et plaqué pour empêcher les rafales de soudure. Ces points d'essai intégrés peuvent être accessibles par une tête de sonde à haute densité pendant les TIC, mais ils nécessitent une coordination minutieuse avec votre fabricant de BPC pour assurer la fiabilité par remplissage et planarisation.

Utilisation des règles DFT (Design for Test) dans votre outil CAO

Les suites modernes EDA (Altium Designer, Cadence Allegro, Mentor PADS) comprennent l'attribution de points de test guidés par la conception. Configurer des règles pour faire respecter le diamètre minimal des coussinets, les distances de garde et les restrictions de couches. Exécuter des vérifications DFT automatisées pendant la mise en page : l'outil peut mettre en évidence des filets qui manquent de point de test ou identifier des points de test qui ne respectent pas les règles de hauteur d'un montage en lit de clous.

Points d'essai pour les nœuds analogiques et les signaux mixtes

Pour un nœud à forte impédance (p. ex., une entrée en opamp), éviter de faire passer une longue trace du nœud vers le bloc d'essai, placer le bloc d'essai directement à côté du nœud et utiliser une petite trace fine (6 mil). Ajouter un petit anneau de protection du sol autour des blocs d'essai analogiques pour les protéger du bruit numérique. Pour les signaux analogiques différentiels, fournir une paire de blocs d'essai qui sont acheminés symétriquement, les chemins positifs et négatifs étant assortis de longueur à moins de 5 mil. Inclure toujours un point d'essai au sol à proximité (à moins de 100 mil) afin qu'une sonde puisse être utilisée avec une courte piste.

Meilleures pratiques en matière de coûts et de fiabilité

Réduire au minimum l'impact sur la zone du conseil

Dans les plans à volume élevé, l'échange entre la couverture d'essai et la taille du panneau doit être géré avec soin. Utilisez des points d'essai de surface qui ne nécessitent aucun trou percé, qui peuvent être placés sur le dessus du GND via ou sur les zones de rechange du panneau. Une autre technique consiste à réutiliser les composants existants comme points d'essai : par exemple, une résistance de traction peut servir de point d'essai si elle n'est pas couverte par le corps de la résistance.

Fiabilité des tampons d'essai soumis à une probation répétée

Si un panneau subit plusieurs séances de débogage (prototypage ou service sur le terrain), utiliser des points d'essai par trou avec un grand trou à travers plat (40 mil) et un anneau annulaire supérieur d'au moins 10 mil. Les coussinets de surface peuvent s'user après 10 à 20 insertions de sonde, causant un contact intermittent. Pour les environnements de production où chaque panneau n'est testé qu'une seule fois, les petits coussinets de surface sont adéquats.

Coordination avec votre partenaire de fabrication et d'assemblage de PCB

Il est essentiel de s'engager rapidement avec votre partenaire de fabrication. Fournissez un plan de point de test et demandez des commentaires sur les tailles des coussinets de sonde, l'enlèvement et l'accès aux test. Certains fabricants offrent un service de révision [Design for Test (DFT) qui peut saisir des problèmes avant de les filmer.

Conclusion : Construire un PCB prêt à l'essai à partir du premier jour

En plaçant des points de test sur des nœuds critiques, en utilisant des empreintes standard, en intégrant des interfaces de débogage et en concevant pour l'équipement de test automatisé, vous créez un tableau qui est à la fois plus facile à valider en laboratoire et plus fiable sur la chaîne de production. Rappelez-vous que chaque point de test ajoute un petit coût dans la zone de bord et la complexité du routage, mais ce coût est négligeable par rapport au temps et aux dépenses de diagnostic d'un problème subtil d'intégrité des signaux en fin de projet.

Commencez votre conception avec un plan de point d'essai. Utilisez les règles DFT de votre outil CAO pour faire respecter un nombre minimum de points d'essai par filet (surtout pour la puissance et le sol). Collaborez tôt avec votre équipe d'ingénierie de test. Et ne sous-estimez jamais la valeur d'une documentation claire – un bon étiquetage et une carte de point d'essai sont aussi importants que les tampons eux-mêmes.

Pour plus de renseignements sur les principes de la DFT et les stratégies d'essai des BPC à haute densité, consulter les normes de l'IPC pour la testabilité[ et la documentation détaillée sur les essais à la limite publiée par la communauté JTAG Technologies.