La division fondamentale : Bipolaire contre CMOS dans la conception Op-Amp

Les amplificateurs opérationnels forment l'épine dorsale du traitement analogique du signal, apparaissant dans des circuits allant de l'équipement de mesure de précision aux liaisons de communication à haute vitesse. Le choix entre les processus bipolaires et les semi-conducteurs CMOS s'étend bien au-delà d'une comparaison de la fiche de données occasionnelle.Il détermine l'impédance d'entrée, les caractéristiques sonores, la dissipation de puissance et le comportement global du circuit dans des conditions réelles.

Les différences architecturales entre les étapes d'entrée de BJT et de MOSFET sont bien documentées, mais les implications pratiques pour la conception des circuits dépassent largement les paramètres de base comme le courant de biais d'entrée ou la bande passante. Des mesures clés telles que la transconductivité (gm[), l'impédance de sortie et la linéarité inhérente créent des modèles comportementaux distincts dans des conditions de signal variables. La relation entre une paire différentielle bipolaire VBE-]IC maintient une relation relativement constante gm]] sur une large gamme de courants, tandis que la paire de CMOS est liée à des caractéristiques de la droite g[FLT:][

Comment la physique des appareils façonne le comportement des amplificateurs

Transistors de jonction bipolaire : haute transconductance et ses conséquences

Les amplificateurs bipolaires utilisent des transistors NPN et PNP disposés en une paire différentielle d'entrées, généralement suivie d'un deuxième stade de gain et d'une phase de sortie de classe AB. La haute transconductance de la BJT, soit environ 40 millisiemens par milliampère de courant collecteur, permet un gain de boucle ouverte exceptionnel, souvent supérieur à 120 dB. Ce gain élevé supprime directement la distorsion harmonique et améliore la précision du courant continu.

La sensibilité à la température représente une faiblesse notable pour les conceptions bipolaires. La tension de base-émitter (V[BE) diminue d'environ 2 mV par degré Celsius, et bien que l'appariement de processus monolithique réduit la dérive décalée, la tension de compensation d'entrée peut se déplacer de plusieurs microvolts par degré Celsius si la paire d'entrée manque de disposition symétrique.

CMOS: Les portes isolées et la quête de la faible puissance

Les amplificateurs d'exploitation CMOS tirent parti de la structure isolée des portes des MOSFET pour obtenir des impédances d'entrée supérieures à 1012 ↓ avec un courant d'entrée pratiquement nul en courant continu. Cette caractéristique se révèle transformatrice pour les circuits où la résistance à la source est élevée ou où l'amplificateur ne doit pas charger la source de signal. La densité du bruit de tension d'un op-amp CMOS est dominée par le bruit thermique de la résistance du canal (1/gm].

La capacité d'entrée est un facteur souvent sous-estimé dans la conception de l'amplificateur CMOS. La capacité de porte à canal ajoute à la capacité parasitaire au nœud d'entrée, et lorsqu'elle est combinée avec de grandes résistances à la source, elle crée un pôle qui peut provoquer une oscillation ou un pic de bruit dans des configurations en boucle fermée. Dans les circuits de lecture photodiode, la capacité de la photodiode – généralement de 10 à 100 pF – interagit avec la capacité d'entrée de l'amplificateur, nécessitant une compensation soigneuse. Les transistors CMOS présentent également un bruit plus vif qui dépend fortement de la zone de porte et de la qualité de l'oxyde.

Analyse de la performance de la tête à la tête

Courant de la partialité d'entrée et impédance

Les op-amps bipolaires à usage général comme le LM741 présentent des courants de biais typiques de 80 nA, tandis que les types bipolaires de précision comme le OP07 sont triés au laser à moins de 10 nA. En revanche, le biais d'entrée du CMOS mesure environ 1 pA à 25°C, double tous les 10 à 15°C, mais reste inférieur à 100 pA à 85°C. Pour des applications telles que les amplificateurs d'électrodes sélectifs par ion ou les pHmètres, ce courant de biais quasi nul est obligatoire. Cependant, une considération subtile se pose : le biais d'entrée d'un op-amp CMOS consiste en des fuites de jonctions de diodes de protection ESD et de fuites de portails à travers l'oxyde mince. À des températures élevées ou avec de grandes tensions de surmultiplication, ces fuites peuvent devenir importantes.

L'impédance d'entrée influence le comportement du circuit de différentes façons pour chaque technologie. La résistance d'entrée finie d'un op-amp bipolaire – généralement de 2 kγ à 20 Mγ pour les entrées différentielles – charge la source, réduisant ainsi le gain et introduisant une erreur de diviseur de tension. Pour une impédance de 100 kγ associée à une op-amp bipolaire présentant une résistance d'entrée de 10 Mγ, l'erreur de gain approche de 1 %. Avec CMOS, l'erreur de chargement est essentiellement nulle.

Performance sonore dans le spectre de fréquences

L'analyse du bruit doit tenir compte des densités spectrales de tension et de courant dans la gamme de fréquences. Les amplificateurs bipolaires présentent un bruit de basse tension, généralement de 0,9 à 4 nV/ √Hz, car la résistance de base est minimisée par des transistors de grande géométrie et des échelles de bruit de tir avec courant collecteur. Le bruit de courant suit cependant la relation in = √(2]qIB, qui peut atteindre plusieurs pA/ √Hz pour les courants de biais autour de 1 μA. Pour les impédances de source inférieures à quelques kiloohms, le bruit de tension domine et les amplificateurs bipolaires offrent des performances supérieures.

Pour une impédance de 1 M.S.O.S., un amplificateur CMOS avec un bruit de tension de 10 nV/ √Hz et un bruit de courant de 1 f.A/ √Hz donne un bruit total d'entrée d'environ 10 nV/ √Hz, presque entièrement du bruit de tension. Un amplificateur oppolaire bipolaire avec un bruit de tension de 2 nV/ √Hz et un bruit de courant de 1 pA/ √Hz produirait un bruit de référence d'entrée dominé par le terme de bruit actuel—1 pA à 1 Mγ donne 1 μV/ √Hz, ce qui fait le bruit total d'environ 1000 nV/ √Hz. Cette disparité explique pourquoi les applications à haute impédance exigent la technologie CMOS.

Dans les transistors bipolaires, le bruit 1/f provient principalement des fluctuations du courant de base dues à la recombinaison de surface, avec des fréquences de coin s'étendant généralement sur quelques centaines de hertz pour les pièces standard et en dessous de 10 Hz pour les appareils audio de qualité supérieure. Dans les CMOS, le bruit provient des fluctuations de mobilité des canaux et des pièges d'interface, avec des fréquences de coin souvent dans la gamme kilohertz. Les amplificateurs CMOS stabilisés par les amortisseurs déplacent le bruit 1/f vers la fréquence de coupe, l'éliminant efficacement aux fréquences DC et basse. Cela les rend excellents pour les applications de précision basse fréquence où la dérive est critique.

Bande passante, gain-bande passante et taux de rainure

Pour une génération de processus donnée, les amplificateurs bipolaires obtiennent un produit de largeur de bande de gain plus élevé par unité de courant de biais en raison de leur plus haut gm]. Un op-amp bipolaire rapide comme l'ADA4817 offre 1 GHz GBW avec un courant quiescent de 20 mA. Un op-amp CMOS comparable nécessiterait des nœuds de processus avancés et un courant beaucoup plus élevé pour correspondre à cette performance.

Dans les deux technologies, le courant de biais croissant améliore le taux de chute. Les amplificateurs bipolaires, parce qu'ils ont souvent une transconductance plus élevée, peuvent être conçus avec des condensateurs de compensation plus petits pour un GBW donné, ce qui entraîne des taux de chute plus rapides. Le NE5532 classique a un taux de chute de 9 V/μs, tandis qu'une partie bipolaire haute vitesse moderne peut dépasser 5000 V/μs. Les amplificateurs op CMOS dans une classe de vitesse similaire utilisent souvent des topologies de retour de courant ou une compensation avancée pour obtenir des taux de chute comparables, mais ils sont généralement en retard par rapport aux amplificateurs bipolaires dans les performances de distorsion haute fréquence.

Consommation d'énergie et efficacité

Les capteurs d'op-amp CMOS modernes ne sont pas compatibles avec cette performance; même les modèles bipolaires de puissance inférieure exigent au moins quelques microampères pour biaiser les transistors d'entrée au-dessus de leur seuil d'émetteur de base et pour fournir le courant de collecteur nécessaire pour des m]. Toutefois, lorsqu'on compare l'efficacité de puissance pour une bande passante donnée, les modèles bipolaires gagnent souvent. Pour une bande passante cible de 10 MHz, un amplificateur bipolaire peut consommer 2 mA, alors qu'une partie CMOS peut avoir besoin de 3 à 4 mA pour atteindre le même taux de transconductivité et de vitesse de déplacement en raison de sa vitesse inférieure gg pour des contraintes de vitesse moins élevées.

Linéarité et distorsion

La distorsion harmonique totale (DTH) est due à des non-linéarités dans la fonction de transfert. Les amplificateurs bipolaires bénéficient de la caractéristique exponentielle intrinsèquement linéaire de la paire différentielle BJT sur une plage d'entrée limitée, combinée à un gain de boucle ouverte élevé. La distorsion dominante dans un app-amp bipolaire correctement conçu provient de la phase de sortie lorsqu'elle s'approche des rails d'alimentation.

Les amplificateurs d'op CMOS souffrent de distorsion en raison de la caractéristique de la loi carrée, qui introduit des harmoniques de troisième ordre même à des niveaux de signal modérés. Dans une simple paire différentielle CMOS, la non-linéarité est pire que dans une paire bipolaire. Pour compenser, les amplificateurs d'op CMOS utilisent souvent des techniques telles que la dégénérescence de source, les transistors multi-portes utilisant une triple configuration CMOS ou une linéarisation de flux. De plus, l'étape de sortie d'un amplificateur CMOS, spécialement conçu pour la sortie rail-rail, a une région de transition non linéaire où les transistors de sortie PMOS et NMOS se croisent. Cette distorsion croisée peut être importante dans les applications en boucle ouverte ou en faible alimentation.

Stabilité à la température et dérive à la rupture

Les amplificateurs bipolaires présentent un coefficient de température de tension décalée généralement compris entre 1 et 5 μV/°C, bien que les parties de précision avec des radiateurs à puce puissent atteindre 0,1 μV/°C. Cette dérive provient d'un mauvais alignement dans les zones de jonction de base-émande et leurs coefficients de température associés. Dans le CMOS, la dérive décalée est dominée par un décalage de tension de seuil, qui a un coefficient de température qui peut être soit positif ou négatif selon les conditions de traitement. Les amplificateurs op CMOS non compensés ont souvent une dérive de 5 à 20 μV/°C. Cependant, le décrochage automatique ou la stabilisation de l'hélico peut réduire ce facteur à 0,05 μV/°C ou mieux, ce qui rend le CMOS supérieur aux applications de précision extrême.

Ligne directrice sur la sélection spécifique à l'application

Instrumentation médicale: ECG et EEG

Les signaux d'électrocardiographie (ECG) et d'électroencéphalographie (EEG) vont des microvolts aux millivolts avec impédances de source sur l'ordre de dizaines de kiloohms. Le faible bruit, le haut rapport de rejet en mode commun (CMRR) et la faible dérive sont obligatoires. Les amplificateurs CMOS avec stabilisation de l'hélico, comme l'ADS1292R des Instruments Texas, fournissent une solution intégrée avec une faible consommation d'énergie inférieure à 1 mW par canal et un CMRR excellent. Pour une approche discrète, un op-amp bipolaire comme l'OPA209 offre 2,2 nV/ √Hz de bruit et 130 dB CMRR, mais consomme 2,2 mA, ce qui peut être acceptable dans les systèmes à alimentation principale.

Interfaces de capteurs automobiles

Les amplificateurs CMOS à entrée et sortie rail-rail sont des choix naturels pour la surveillance des capteurs de pression, des capteurs de température tels que les thermistors et les détecteurs de RDT, et des capteurs d'oxygène. La série TLV9001 est un amplificateur CMOS qui fonctionne de 1,8 V à 5,5 V, consomme 60 μA et comprend un mode d'arrêt. Pour les applications nécessitant un étalonnage continu, le CMOS stabilisé par hélico règle les problèmes de dérive. Toutefois, lorsque la sortie du capteur est différentielle et que le GBW requis dépasse 1 MHz — comme dans les capteurs de vitesse des roues — les amplificateurs bipolaires à vitesse de rotation plus élevée, comme l'OPA2990, deviennent nécessaires pour maintenir l'intégrité du signal.

Systèmes audio: lecteurs d'écouteurs et lecteurs portables

Dans l'audio portable, maximiser la durée de vie de la batterie tout en fournissant une tension de sortie suffisante aux écouteurs – généralement 32 ↓ à 300 ↓ – pousse les concepteurs vers les amplificateurs d'op CMOS. L'amplificateur CMOS est un amplificateur CMOS qui peut fournir un courant de sortie de 100 mA avec une balance rail-rail tout en consommant seulement 2,5 mA. Pour les amplificateurs casque de qualité studio, un design bipolaire discret comme l'AD8397, qui utilise un processus BiCMOS, offre un bruit de 1,5 nV/ √Hz et un courant de pointe de 240 mA, mais à un courant d'alimentation de 18 mA.

Communications et convertisseurs de données à grande vitesse

Les processus BiCMOS de SiGe sont devenus la norme pour ce domaine, combinant des transistors bipolaires ultra-hauts béta pour le chemin analogique avec des dispositifs CMOS denses pour l'étalonnage et le contrôle numériques. Les amplificateurs d'op BiCMOS dédiés comme le LTC6228 disposent de 1 GHz GBW et de distorsion en dessous de -80 dBc à 10 MHz. Bien que les amplificateurs CMOS à haute vitesse existent, comme le MAX44281, leur tension d'alimentation maximale est limitée à 3,6 V et leur linéarité à haute fréquence est inférieure. Comme les débits de données vont vers 10 Gbps et au-delà, le choix est souvent dicté par le procédé de fonderie intégré disponible plutôt que par la sélection de composants individuels.

Une approche systématique de la sélection des Op-Amp

Une méthodologie structurée garantit qu'aucun paramètre critique n'est négligé. La suite de ces étapes aide à réduire le choix du processus et à identifier une partie spécifique qui répond aux exigences de la demande.

  1. Définir les caractéristiques de la source: Mesurer l'impédance de la source à la fréquence du signal. Pour les impédances supérieures à 100 k. Pour les impédances, prioriser les amplificateurs op-amplis CMOS ou FET-input. Pour les impédances inférieures à 1 k.
  2. Établir les exigences de précision :[ Déterminer la tension de décalage acceptable, la dérive sur la température et l'erreur de gain. Pour la dérive en dessous de 1 μV/°C, envisager des amplificateurs autozéro CMOS stabilisés par hélico. Pour le décalage en dessous de 100 μV sans calibrage, les pièces bipolaires de précision sont appropriées.
  3. Calculer le budget du bruit: Allouer les contributions de la résistance à la source et du bruit de l'amplificateur. Utiliser les valeurs minimales et maximales pour les densités de tension et de bruit du courant à partir de la feuille de données. Pour les amplificateurs bipolaires, calculer en total[ = √(en2 + (]in × ]R]s])2). Pour les CMOS, in]
  4. Estimez la largeur de bande requise: Multipliez la fréquence d'intérêt la plus élevée par le gain en boucle fermée. Sélectionnez un amplificateur avec un produit de largeur de bande de gain au moins 10 fois ce produit pour une bonne marge de phase. Si le GBW requis dépasse 50 MHz et la puissance est limitée, bipolaire ou BiCMOS est la direction par défaut.
  5. Vérifier les limites de puissance : Considérez le courant de quiescent maximal admissible par canal et la variation de tension requise de l'alimentation. Pour les systèmes à alimentation unique fonctionnant au-dessus de 5 V ou nécessitant une rotation intégrale du rail, CMOS avec sortie rail-rail est avantageux.
  6. Examine Output Drive:[ Si l'amplificateur doit conduire une charge d'impédance inférieure à 100 ↓ ou une charge capacitive supérieure à 100 pF, vérifiez la courbe d'impédance de sortie ouverte et la spécification de marge de phase de la feuille de données.
  7. Review Contraintes externes:[ Considérez la plage de température, les courants de fuite de BPC et l'espace disponible pour les panneaux. Pour un fonctionnement à haute température au-dessus de 125°C, les amplificateurs bipolaires ont tendance à subir une dégradation de performance inférieure à celle du CMOS, car les fuites de la porte du CMOS augmentent de façon exponentielle avec la température.

Techniques de mise en page pour les amplis bipolaires et les amplis op CMOS

Les entrées de CMOS sont extrêmement importantes, ce qui les rend sensibles à la contamination ionique et à l'humidité sur le plateau. Un anneau de protection entraîné par un tampon à faible impédance à la même tension de mode commun que les entrées peut réduire les courants de fuite par ordre de grandeur. Les entrées de bipolaires sont moins sensibles aux fuites de surface mais nécessitent une conception thermique prudente pour éviter les gradients de température dans la paire d'entrée, ce qui augmenterait la dérive de compensation. Sur un PCB, placez l'ampop hors des appareils électriques et utilisez un plan au sol pour égaliser la distribution de chaleur.

Pour la stabilité, les deux technologies ont besoin d'une compensation, mais les mécanismes diffèrent. Les amplificateurs d'op CMOS ont souvent une marge de phase plus faible lorsque l'on conduit des charges capacitives parce que l'impédance de sortie de la boucle ouverte est élevée. Ajouter une petite résistance, généralement de 10 à 50 ↓, en série avec la sortie avant que le condensateur isole l'amplificateur. Les amplificateurs d'oppolaires bipolaires avec des sorties de suivi de l'émetteur ont une impédance de sortie intrinsèquement faible, de sorte qu'ils gèrent les charges capacitives plus efficacement.

Le découplage est également important pour les deux technologies. Utilisez des condensateurs céramiques 0,1 μF placés à moins de 2 mm de chaque goupille d'alimentation, plus un condensateur électrolytique 10 μF à proximité. Pour les conceptions à grande vitesse, des perles ferrites en série avec les lignes d'alimentation peuvent isoler l'amplificateur du bruit de la planche.

La convergence: BiCMOS et les technologies émergentes

La séparation entre le bipolaire et le CMOS est floue grâce aux technologies avancées de processus. SiGe BiCMOS permet aux concepteurs de placer une étape d'entrée bipolaire à basse bruit et à haute vitesse aux côtés de la logique dense du CMOS pour l'étalonnage, le triage et les fonctions de communication. Les entreprises comme Analog Devices et Texas Instruments offrent désormais des amplificateurs de précision qui combinent une boucle de zéro automatique CMOS avec un noyau bipolaire pour atteindre la dérive décalée faible du CMOS avec le faible bruit du bipolaire.

Une autre tendance notable est l'émergence d'amplificateurs entièrement différentiels (FDA) qui utilisent à la fois des transistors bipolaires NPN et PNP dans une configuration de traction pour obtenir des sorties rail-rail avec une faible distorsion. Ceux-ci sont de plus en plus utilisés dans les phases de conduite ADC à grande vitesse. Du côté des CMOS, des algorithmes d'apprentissage profond sont intégrés dans les front-end analogiques pour compenser automatiquement les erreurs de compensation et de gain lors du démarrage, ce qui rend les amplificateurs CMOS plus précis sans le coût et la complexité de la stabilisation des hélicos.

Dans l'immédiat, les matériaux à large bande tels que GaN ne sont pas encore prêts pour les petits opamps à signal en raison des courants de fuite élevés et de l'instabilité de la tension de seuil. Cependant, les recherches en cours dans la technologie GaN-on-Si peuvent conduire à des opamps à haute température adaptés aux applications automobiles et aérospatiales. Pour l'instant, le choix pratique reste entre le bipolaire et le CMOS, guidé par les compromis physiques fondamentaux décrits dans cette analyse.

Les pensées finales

La technologie bipolaire excelle là où le bruit blanc, la bande passante élevée et la linéarité sous des charges lourdes sont requis. La technologie CMOS domine là où l'impédance d'entrée doit être extrêmement élevée, la consommation d'énergie doit être réduite et l'intégration aux circuits numériques est nécessaire. Reconnaissant qu'aucune technologie unique n'est universellement supérieure permet des sélections éclairées qui optimisent les performances, les coûts et le temps de commercialisation.

Pour plus de détails, consultez les ressources suivantes faisant autorité :