Introduction : Le défi caché dans le design à haute vitesse

Les modèles électroniques à grande vitesse sont maintenant la norme dans les industries, depuis l'infrastructure 5G et le radar automobile jusqu'à l'imagerie médicale et au cloud computing. Alors que les fréquences des horloges grimpent dans la gamme de gigahertz et que les vitesses de bord se rétrécissent en picosecondes, la réalité physique des circuits et des composants introduit des effets qui ne peuvent être ignorés. Parmi les éléments parasites les plus répandus et les plus gênants, on retrouve la capacité, l'inductance et la résistance non prévues qui existent dans chaque conducteur, bloc de composants et trace de panneaux.

Qu'est-ce que la parasite?

Les parasites sont les propriétés électriques qui émergent de la structure physique des circuits, et non de la conception intentionnelle. Ils apparaissent partout où deux conducteurs se rapprochent les uns des autres (capacité), où le courant coule dans une boucle (inductance), et où les matériaux ont une conductivité finie (résistance).

Capacité parasitaire

Dans un PCB, cela inclut la capacité entre les traces adjacentes, entre une trace et un plan de terre, et entre les conduites de composants. À haute fréquence, ces condensateurs involontaires créent des voies de couplage qui peuvent transférer le bruit d'un filet à un autre, l'intégrité du signal dégradant et l'augmentation des émissions. Par exemple, la capacité parasitaire entre le drain et la porte d'un MOSFET peut causer des réactions indésirables et oscillation dans les convertisseurs de commutation.

Inductance parasitaire

Chaque conducteur, fil, trace, via ou fil de liaison, a une auto-inductance, et la zone de boucle formée par le chemin de courant détermine l'inductance totale. Dans les circuits numériques à haute vitesse, l'inductance parasitaire dans les réseaux de distribution d'électricité provoque rebondissement du sol et embrouillement de tension, tandis que dans le chemin de signal elle peut créer des réflexions et des sonneries. L'inductance d'un via ou d'un connecteur peut ajouter des dizaines de nanohenries, qui à 1 GHz devient une impédance de dizaines d'ohms – assez pour corrompre un signal propre.

Résistance parasitaire

La résistance parasitaire comprend la résistance à courant continu des traces de cuivre, la résistance au contact des connecteurs et la résistance à l'effet cutané qui augmente avec la fréquence. Bien que souvent petite, la résistance parasitaire contribue à la perte ohmique, au chauffage et à l'atténuation des signaux, et elle interagit avec la capacité et l'inductance pour former des circuits résonants qui peuvent amplifier ou amortir le bruit.

Pourquoi la parasitité est-elle importante pour les CEM?

La compatibilité électromagnétique (EMC) comporte deux facettes : l'émission (la quantité d'énergie électromagnétique qu'un dispositif rayonne) et la susceptibilité (la façon dont il résiste aux interférences externes).

Augmentation des émissions de l'IME

Par exemple, un débit de bord rapide (haut dV/dt) couplé à une capacité parasitaire jusqu'à une longue trace crée un courant de mode commun qui rayonne efficacement. De même, l'induction parasitaire dans les voies de retour provoque des fluctuations de tension au sol qui conduisent à des antennes non intentionnelles.

Immunité et susceptibilité dégradées

Une résonance parasitaire entre l'inductance de trace et la capacité d'entrée peut amplifier un signal d'interférence à une fréquence donnée, provoquant des erreurs logiques ou un verrouillage. Dans les circuits analogiques sensibles, la capacité parasitaire d'une section numérique bruyante peut injecter du bruit dans un amplificateur à faible bruit, réduisant ainsi les performances du système.

Dégradation de l'intégrité des signaux

Bien que l'intégrité du signal soit souvent traitée séparément de l'EMC, les deux sont intimement liées. Réflexions, sonneries et crosstalk causés par les parasites non seulement les données corrompues mais aussi produisent une énergie extra-haute fréquence qui contribue aux émissions. Une ligne de transmission perdue avec un mauvais contrôle de l'impédance rayonnera plus qu'une donnée bien assortie. Ainsi, le contrôle des parasites améliore à la fois la qualité du signal et l'EMC simultanément.

Stratégies de conception pour réduire au minimum les parasites et améliorer les CEM

Les ingénieurs ont élaboré un ensemble robuste de pratiques de conception pour gérer les effets parasitaires. Ces stratégies couvrent la mise en page, la sélection des composants, la conception des piles et la simulation.

Optimisation de la mise en page

Minimiser les zones de boucle : Chaque boucle courante agit comme une antenne. Maintenir la boucle petite – en plaçant le chemin de retour directement adjacent au chemin de signal – réduit à la fois l'inductance et le rayonnement.

La mise à la terre des étoiles, les passages de points au sol et les plans de sol à faible impédance sont essentiels. Pour les conceptions à signaux mixtes, une partition soignée empêche les courants de retour de traverser des sections numériques bruyantes.

Réduction de la via:[ Chacune d'elles ajoute une capacité parasitaire et une inductance. Minimisez par le compte sur des filets critiques et utilisez des vias de retour au sol adjacents aux vias de signal pour réduire l'inductance de boucle.

Choix de matériaux et de matériaux

Les matériaux diélectriques PCB et les empilements affectent de façon spectaculaire la capacité parasitaire. Les conceptions à grande vitesse bénéficient de matériaux à faible perte comme Rogers 4350B ou Isola 370HR, qui offrent des constantes diélectriques stables et des facteurs de dissipation faibles. Les diélectriques thinner augmentent la capacité entre les couches, ce qui peut aider à découpler mais aussi augmenter le crosstalk.

Sélection et placement des composantes

Choisissez des composants à parasite inférieur : les résistances de surface et les condensateurs ont moins d'inductance de plomb que les types de trous. Utilisez des types de colis tels que 0402 ou 0201 pour découpler les condensateurs pour minimiser l'inductance de série. Placez les condensateurs de découplage le plus près possible des goupilles de puissance IC, avec de courtes traces larges directement au plan de puissance et par le biais du sol.

Contrôle de l'impédance et cessation

Impedance mismatch causes reflections that generate additional harmonics. Design traces for controlled impedance (e.g., 50 Ω or 100 Ω differential) using proper trace width and spacing. Use series or parallel termination to match the line impedance to the source or load, reducing ringing and emissions.

Filtrage et blindage

Même avec une disposition soignée, les parasites peuvent encore causer des problèmes. Ajoutez des perles ferrites, des étranglements à mode commun et des condensateurs filtrants sur les lignes d'E/S pour supprimer les émissions conduites.

Techniques avancées: Simulation et mesure

La conception moderne repose sur la simulation électromagnétique pour prédire les effets parasitaires. Des outils tels que Ansys HFSS, CST Studio et Keysight ADS modèlent la structure 3D et extraient les valeurs parasitaires. La simulation de l'intégrité de puissance (PI) et de l'intégrité du signal (SI) du PCB avant la fabrication aide à identifier les fréquences de résonance et les chemins de couplage.

Utiliser un analyseur de réseau vectoriel (VNA) pour mesurer les paramètres S et l'impédance, et un analyseur de spectre avec une sonde à champ proche pour localiser les sources de rayonnement. La réflectométrie du domaine temporel (TDR) peut identifier les discontinuités d'impédance causées par des vias, des connecteurs ou des changements de largeur de trace.

Exemple de cas : Parasitisme dans une interface numérique haute vitesse

Si l'inductance du chemin de retour au sol est trop élevée, le bruit de commutation simultané (SSN) peut causer des erreurs logiques et rayonner à partir du module mémoire. En optimisant la pile de PCB, en utilisant des plans au sol à proximité des couches de signal, et en plaçant des condensateurs de découplage avec un bas ESL, les ingénieurs peuvent réduire le SSN de plus de 10 dB et respecter les limites de la classe B de FAC. Ceci souligne la nécessité de contrôler systématiquement les parasites tout au long de la conception.

Conclusion : Intégrer la sensibilisation au parasitisme dans le flux de conception

En comprenant comment la capacité, l'inductance et la résistance involontaires affectent l'intégrité des signaux et le CEM, les ingénieurs peuvent adopter des stratégies de mise en page, de matériel et de composants qui réduisent leur impact. La clé est de traiter le CEM comme une exigence de conception dès le début, et non comme une réflexion ultérieure, et d'utiliser la simulation et la mesure pour vérifier le rendement.À mesure que les taux de données continuent d'augmenter, la capacité d'atténuer les effets parasitaires séparera les produits réussis de ceux qui nécessitent des remaniements coûteux.Pour plus de détails, voir les ressources de l'industrie sur la conception du CEM, comme Directives de la société EMC , notes d'application de Dispositifs d'analog[ sur la mise en page à grande vitesse, et le Guide de sélection des perles de ferrite pour les techniques de filtrage.