Comprendre l'environnement de rayonnement spatial

L'environnement spatial présente un flux constant de rayonnement ionisant et non ionisant qui constitue une menace grave pour les dispositifs à semi-conducteurs. Ce rayonnement provient de trois sources primaires : les particules piégées dans les ceintures Van Allen, les événements de particules solaires provenant de éruptions solaires et d'éjections de masse coronale, et les rayons cosmiques galactiques provenant de l'extérieur du système solaire. Chaque source contribue à un mélange distinct de protons énergétiques, d'électrons, de particules alpha et d'ions lourds.

Les effets induits par la radiation sur les semi-conducteurs sont classés en trois principaux mécanismes : la dose ionisante totale (DCI), les dommages causés par les déplacements (DCI) et les effets à un seul événement (SEE). Les DCI résultent de l'accumulation d'énergie ionisante, qui crée une charge piégée dans les couches isolantes et les états d'interface, entraînant des changements de tension de seuil, des courants de fuite accrus et une mobilité réduite du porteur.

Une compréhension approfondie de ces effets est essentielle pour choisir des approches de durcissement appropriées. Par exemple, le durcissement TID est essentiel pour la logique numérique CMOS en orbite basse, tandis que le durcissement VOIR domine les considérations de mémoire sensible et de puissance MOSFETs dans les missions en espace profond. Les dommages de déplacement sont particulièrement importants pour l'optoélectronique, comme les capteurs d'image CMOS et les cellules solaires, et les dispositifs linéaires bipolaires.

Stratégies clés pour le durcissement des rayonnements

Sélection des matériaux et génie du substrat

La tolérance intrinsèque aux rayonnements des matériaux semi-conducteurs varie grandement. Le silicium en vrac traditionnel est sensible aux dommages du TID et au déplacement, mais les choix avancés du substrat peuvent améliorer de façon spectaculaire la résilience. La technologie du silicon-on-isolant (SOI) utilise une couche d'oxyde enfouie pour isoler le film actif de silicium du substrat en vrac, réduisant ainsi le volume sensible où la charge est recueillie à partir d'événements ionisants. Cela rend le SOI-CMOS intrinsèquement plus résistant aux perturbations à un seul événement et au verrouillage. Le carbure de silicium (SiC)[ et le nitride de gallium (GaN) sont des semi-conducteurs à large bande à haute énergie de seuil de déplacement, ce qui signifie qu'ils nécessitent des particules plus énergiques pour causer des dommages aux treillis.

Par exemple, l'utilisation d'une fine couche épitaxiale sur un substrat fortement dopé réduit le volume de la région d'épuisement, limitant la charge recueillie lors des frappes ioniques. De même, la croissance de couches épitaxiales sur des substrats avec des constantes de réseau correspondantes réduit la densité initiale de dislocation, qui sert autrement de sites d'accumulation de défauts induits par les radiations. La pureté du matériau et la passivation des défauts, comme le recuit d'hydrogène, jouent également un rôle dans l'allongement de la durée de vie du dispositif sous rayonnement.

Géométrie et techniques de mise en page des appareils

Les transistors individuels sont optimisés pour atténuer les effets des TID et des VOIR. Transistors à couche fermée (ELT), également appelés MOSFET sans bord ou à porte annulaire, éliminent les régions d'oxyde à voie mince le long du bord où se forment les chemins de fuite après l'exposition aux TID. En formant la porte de façon qu'aucun bord direct d'oxyde ne s'entrecroise avec le canal actif, les ELT empêchent la création de transistors à bordure parasitaire qui causent une fuite hors-état accrue. Cette approche est largement utilisée dans les SIC numériques et analogiques à rad-hard fabriqués sur des processus CMOS matures. Les anneaux de protection sont des anneaux dopés p+ ou n+ placés autour des transistors NMOS ou PMOS pour recueillir des porteurs minoritaires générés par des impacts ioniques, les empêchant de perturber les circuits voisins.

Les autres stratégies de mise en page comprennent les structures de drainage source-numériques qui distribuent les chemins de courant et réduisent l'impact des dommages causés par les déplacements locaux, et les transistors à plusieurs voies, comme les transistors FinFET (transistors à effet de champ fin) qui offrent un volume sensible réduit et un meilleur contrôle électrostatique.L'utilisation de noyaux redondants dans les circuits analogiques critiques et les contacts substrat[ pour enfoncer la charge excédentaire sont également des pratiques courantes.

Rincement des circuits et des systèmes

Au-delà des appareils individuels, les architectures de circuits et les schémas d'atténuation des erreurs améliorent la fiabilité globale du système. Triple redondance modulaire (TMR) reproduit la logique critique trois fois et vote sur la sortie, de sorte qu'un seul dérangement dans un seul chemin est masqué. TMR est standard dans les tableaux de portes programmables de champ rad-hard (FPGAs) et les contrôleurs de machines d'état. Les codes de correction d'erreurs (ECC) sont intégrés dans les blocs de mémoire, souvent des codes de détection de double-erreur à correction d'erreur à une seule erreur (SECDED) ou plus avancés, pour réparer les retournements de bits dans SRAM, les registres et le cache. Les anneaux de protection et ]les condensateurs de découplage[ aux nœuds d'approvisionnement suppriment les pics de tension transitoires des courants induit

Les circuits analogiques et les circuits à signaux mixtes utilisent la logique en mode courant au lieu de la logique en mode tension pour réduire l'effet des transitoires à un événement, puisque les courants sont moins sensibles à l'injection de charge que les nœuds à haute impédance. Les architectures à biais autonome[ et la stabilisation de l'alimentation[ dans les circuits de référence maintiennent leurs performances malgré les changements de paramètres induits par TID. De plus, les canaux de capteurs redondants et tripliés dans les instruments permettent au vote majoritaire de rejeter les aberrations des transitoires à un événement.

Progrès dans les procédés de fabrication

Profils de croissance et de dopage épitaxiaux

Les procédés modernes de fabrication rad-hard permettent de tirer parti d'une croissance épitaxiale optimisée pour créer des couches avec une épaisseur contrôlée, une concentration de dopage et une densité de défauts. Les couches épitaxiales réduisent le volume de la région sensible d'épuisement, ce qui rend les porteurs moins susceptibles d'être recueillis par une frappe ionique. Pour les dispositifs bipolaires, les profils de dopage précis dans la base et le collecteur améliorent la stabilité des gains après des dommages de déplacement. Pour CMOS, le dopage rétrograde – où la concentration de dopant maximale est située sous la surface – crée un champ qui balaye la charge générée par les ions loin des jonctions sensibles, atténuant les perturbations d'un événement unique.

Isolateur de silicone (SOI) et Saphir de silicone (SOS)

La technologie SOI est devenue la pierre angulaire des SIC rad-hard pour l'espace. En fabriquant des transistors sur un mince film en silicium séparé de la poignée par un oxyde enterré, le volume sensible pour la collecte de charge est réduit de façon drastique. Cette confinement minimise les sections transversales en cas de rupture par un seul événement par ordre de grandeur par rapport au silicium en vrac. Dans SOI (PD-SOI) partiellement appauvri (PD-SOI), le film en silicium est suffisamment épais pour supporter un corps flottant, mais des contacts corporels et des techniques de mise en page soigneuses suppriment la conductance bipolaire parasitaire. SOI (FD-SOI) complètement appauvri utilise un film encore plus mince pour une meilleure maîtrise électrostatique et une sensibilité VOIR encore plus faible. Silicon-on-sapphire (SOS), une variante plus ancienne mais encore utilisée, utilise un substrat de saphir isolant qui élimine complètement le verrouillage parasite et offre

Traitement spécialisé pour semi-conducteurs à large bande de bandgap

La fabrication de dispositifs SiC et GaN pour les applications rad-hard nécessite un contrôle attentif des défauts cristallins et de la qualité de l'interface. Les MOSFETs SiC sont produits par la croissance épitaxiale des couches SiC et l'oxydation à haute température pour former un oxyde de barrière fiable. La qualité de l'oxyde est critique parce que les effets TID dans SiC sont dominés par le piégeage de charge à l'interface oxyde-semiconducteur. Les chercheurs ont amélioré cette situation en utilisant le recuit post-oxydation de l'oxyde nitrique (NO) qui réduit la densité du piège d'interface.

Essais et qualification des semi-conducteurs à ard Rad

Test total de dose ionisante (TID)

Pour être qualifié pour un semi-conducteur dans l'espace, il faut effectuer des essais rigoureux selon des normes telles que la méthode MIL-STD-883 1019 ou la spécification de base ESA/SCC 22900. Les essais TID consistent à exposer les dispositifs à une source de rayonnement gamma, généralement Cobalt-60, à un débit de dose contrôlé compris souvent entre 10 et 300 rad(Si)/s. Pour une sensibilité à faible débit de dose, des essais supplémentaires à des fractions de rad par seconde sont effectués pour des circuits bipolaires linéaires.

Essais sur effets d'un événement unique (SEE)

Les essais EES sont effectués à des accélérateurs de particules (cyclotrons ou accélérateurs linéaires) qui génèrent des ions avec des valeurs spécifiques de transfert linéaire d'énergie (LET). Les faisceaux d'ions lourds utilisent des espèces comme le krypton, le xénon ou l'argon à des énergies variables pour balayer les LET à partir de fractions de MeV·cm2/mg jusqu'à 100 ou plus. La cible est de mesurer la section transversale de perturbations (événements par fluence) en fonction de LET, en établissant le seuil LET pour les perturbations et la section transversale de saturation. Pour le verrouillage, la limite de courant de l'alimentation est surveillée et les essais à haute température ou biais élevé sont inclus dans les conditions les plus défavorables.

Normes et certifications de l'industrie

Plusieurs familles de composants rad-hard validés sont disponibles grâce à des normes telles que MIL-PRF-38535 (Class V) pour les IC QML (Qualified Manufacturers List) et ESCC (European Space Components Coordination)[ pour les missions européennes.Les fabricants suivent des notifications rigoureuses de changement de processus et de traçabilité des lots.Pour les composants commerciaux hors-sol (COTS) utilisés dans les missions à orbite basse plus courte, les essais TID et EES supplémentaires selon Les normes JEDEC (JESD57, JESD89)[ sont courantes.

Technologies actuelles et offres commerciales

Microcontrôleurs et processeurs Rad-Hard

Plusieurs fournisseurs offrent des microcontrôleurs et des processeurs rad-hard conçus spécifiquement pour l'espace. Le BAE Systems RAD750, basé sur l'architecture PowerPC, est un choix populaire pour la commande satellite et la manipulation des données. Il est fabriqué sur un processus SOI de 0,15 μm et évalué pour survivre à 200 krad (Si) TID et LET à ions lourds > 60. Le nouveau RAD5545 processeur multicore offre des performances plus élevées. En Europe, le Leon4FT processeur de Cobham Gaisler, mis en œuvre sur des conceptions rad-hard et tolérant les défauts, offre une alternative.

Rad-Hard FPGA et mémoire non-volatile

Les grilles de portes programmables sur le terrain offrent une flexibilité pour la reconfiguration en orbite. Microsemi (maintenant Microchip) RTG4 est un FPGA à base de flash évalué à 100 krad TID et immunisé contre un loquet à simple événement. Il utilise des cellules flash à canaux fractionnés et un SRAM intégré avec ELAC. Pour des performances plus élevées, le Xilinx (maintenant AMD) Kintex UltraScale XQRKU060 est un FPGA à base de 20 nm qui comprend le scrubage de configuration, les tongs à haute résistance à l'UE et tolère > 100 krad. Des souvenirs à forte résistance aux rayonnements non volatils comme MRAM (magnétométrie RAM) et FRAM (ferroélectrique RAM:7] sont en train de gagner de la traction pour leur immunité aux perturbations à un seul événement et la capacité de stocker des données sans puissance.

Électronique à courant à courant de Rad-Hard avec SiC et GaN

Les dispositifs à large bande remplacent les MOSFET et les IGBT traditionnels en silicium dans les convertisseurs de puissance à haute efficacité. Les MOSFET de SiC de Cree/Wolfspeed et GeneSiC sont disponibles dans le commerce avec des tensions de panne de 650 V à 1,7 kV et des cotes de courant jusqu'à plusieurs centaines d'ampères. Ils ont été démontrés pour résister à TID > 1 Mrad et LET de gros ions > 80, ce qui les rend adaptés à la régulation des autobus et à la propulsion électrique. Les HEM de GaN de sociétés comme EPC (Expessant Power Conversion) et Transphorm sont utilisés dans les convertisseurs à basse tension (< 200 V) dc-dc avec une vitesse de commutation et une efficacité supérieures.

Défis et orientations futures

Équilibrer les performances, la puissance et les coûts

L'un des principaux défis à relever dans le développement de semi-conducteurs rad-hard est d'atteindre des performances élevées sans sacrifier l'efficacité de la puissance ni le coût de gonflement. Les nœuds de processus Denser (p. ex., 7 nm, 5 nm) offrent des avantages en matière de vitesse et d'intégration, mais nécessitent un durcissement minutieux des oxydes de faible puissance et des tensions d'alimentation réduites. La bibliothèque cellulaire doit être durcie avec des transistors et des anneaux de garde élargis, une surface et des coûts accrus.

Nouveaux matériaux et intégration hétérogénique

Les recherches futures explorent les semi-conducteurs de diamants[ pour leur extrême conductivité thermique et leur résistance aux dommages par déplacement, bien que la fabrication de wafers de diamants monocristallins demeure difficile. Les matériaux 2D tels que le disulfure de molybdène (MoS2) et le graphine soient étudiés pour les volumes sensibles à l'échelle atomique et la dureté inhérente des rayonnements, mais les dispositifs pratiques nécessitent une croissance évolutive et une métallisation de contact. L'intégration thermogénique combine les puces rad-hard avec les matrices conventionnelles de haute performance en un seul paquet, à l'aide d'interposeurs et de vias de silice.

Blindage intégré et auto-guérison

Par exemple, les boucliers de tungstène ou d'or conçus sur le diète ou l'interposeur atténuent le flux de l'ion lourd et du proton.Les circuits de protection actifs intégrés[, inspirés par des systèmes biologiques, comprennent des pompes à charge sur puce que l'oxyde d'antérage piégé par chauffage localisé ou biais adaptatif qui compense les déplacements induits par TID, sont encore en phase de recherche, mais ils présentent des promesses pour prolonger la durée de vie de la mission au-delà de ce que les systèmes traditionnels de durcissement peuvent fournir.

Apprentissage automatique en conception Rad-Hard

Les modèles d'apprentissage automatique formés à l'aide de données d'essai de rayonnement étendues sont utilisés pour prédire la réponse des nouveaux modèles d'appareils sans des parcours coûteux de wafer et des voyages d'accélérateur. ]Les substituts réseau neuronal peuvent accélérer les simulations TCAD des phénomènes SEU et TID, permettant ainsi l'exploration spatiale de conception.

Conclusion

La conception de semi-conducteurs pour une dureté accrue des rayonnements est une discipline technique multiforme qui englobe les sciences des matériaux, la physique des appareils, l'architecture des circuits et les essais de qualification. La demande constante de données plus élevées, de durée de vie plus longue des missions et de réduction de la consommation d'énergie pousse l'innovation dans les composants commerciaux et dédiés à la fois rad-hard. Bien que les techniques traditionnelles de durcissement comme SOI, ELT et redondance demeurent des matériaux fondamentaux, les matériaux émergents, les méthodes d'intégration et la conception assistée par l'IA promettent la prochaine génération d'électronique spatiale encore plus résistante.