La conception de convertisseurs analogiques à numériques à grande vitesse (CDA) pour la navigation lidar et autonome des véhicules est une discipline qui repousse les limites de la physique des semi-conducteurs, de la conception des circuits et de l'intégration des systèmes. Alors que les véhicules autonomes passent des prototypes expérimentaux aux parcs de production, la demande de CDA qui peut simultanément atteindre les taux de conversion de gigasamples par seconde (GSPS), un nombre élevé de bits efficaces (ENOB) et une consommation d'énergie ultra-faible n'a jamais été plus élevée.

Le rôle des CDA dans les chaînes de signaux lidares

Les systèmes lidar modernes émettent de courtes impulsions laser – souvent dans la plage de picoseconde à nanoseconde – et mesurent le temps de vol de la lumière réfléchie. L'extrémité frontale du récepteur convertit le retour optique en un courant, l'amplifie et le nourrit en un CDA. L'ADC doit échantillonner ce signal à des vitesses qui préservent la forme et le moment de l'impulsion; même quelques picosecondes de jitter peuvent se traduire en centimètres d'erreur de gamme. De plus, les multiples retours d'une seule impulsion (p. ex. de pluie, de brouillard ou d'obstruction partielle) exigent que l'ADC résolve des événements très espacés sans saturer ou perdre la linéarité.

Au-delà du temps de vol, le lidar à ondes continues modulées en fréquence (FMCW) nécessite une détection cohérente, où l'ADC capture la fréquence de battement entre le chirp transmis et le signal de retour. Cette approche impose des exigences encore plus strictes en linéarité et en bruit, exigeant souvent une ENOB >12 bits à bande passante multi GHz. Que ce soit pour la détection directe du temps de vol ou la FMCW cohérente, l'ADC est le goulot d'étranglement qui détermine la portée maximale, la résolution et le taux de mise à jour du système lidar.

Principaux défis de conception pour les CAA à haute vitesse Lidar

Le développement de CDA qui fonctionnent à des fréquences supérieures à 1 GHz tout en maintenant la précision nécessaire à la navigation autonome présente un ensemble de défis à facettes multiples. Ces défis peuvent être regroupés en quatre grands domaines : intégrité du signal, dissipation de puissance, résolution par rapport aux compromis de vitesse, et latence.

Intégrité des signaux aux fréquences multi-GHz

Les erreurs d'ajustement, les capacités parasitaires et l'interférence électromagnétique (IMM) peuvent dégrader le signal analogique avant qu'il n'atteigne le convertisseur. Les ingénieurs doivent concevoir des entrées soigneusement protégées, utiliser des signaux différentiels et appliquer la terminaison sur puce pour maintenir un chemin de signal propre. De plus, les réseaux de distribution d'horloges doivent être à faible jitter et alignés par phase; toute jitter d'horloges augmente directement le plancher sonore et réduit le rapport signal-bruit (SNR) réalisable.

Dissipation de puissance et gestion thermique

Un convertisseur 4-GSPS, 12-bit typique peut dissiper plusieurs watts, et dans un véhicule à plusieurs unités lidar, cette chaleur doit être enlevée sans refroidissement actif par liquide. L'efficacité de la puissance (mesurée en pJ/étape de conversion) est une valeur critique. Les concepteurs utilisent des nœuds de processus avancés (p. ex. CMOS 28nm, 16nm FinFET) et des techniques dynamiques d'économie d'énergie telles que le gage d'horloge, le biais adaptatif et la logique asynchrone pour maintenir la puissance dans les budgets thermiques de qualité automobile.

Résolution vs. trading de vitesse

Pour les résolutions lidar, les résolutions typiques vont de 10 à 14 bits. Les CDA 10 bits peuvent atteindre des vitesses très élevées (p. ex. 10 SPGS) mais offrent une plage dynamique limitée, tandis que les convertisseurs 14 bits offrent une linéarité supérieure pour les signaux faibles mais peuvent s'étendre à 2-3 SPGS. L'équilibre juste dépend de l'architecture lidar. Certains lidars flash avec de nombreux canaux parallèles peuvent utiliser une résolution inférieure par canal, tandis que les systèmes de numérisation ou de FMCW ont souvent besoin des 12-14 bits complets.

Faible latence pour le contrôle en temps réel

Les véhicules autonomes doivent réagir en millisecondes. Les retards dans le pipeline par l'intermédiaire de l'ADC et de la chaîne de traitement subséquente s'accumulent. Pour les décisions critiques comme le freinage d'urgence, même quelques microsecondes de latence de conversion de l'ADC peuvent être problématiques. Les ADC pipelined introduisent une latence déterministe de plusieurs cycles d'horloge, tandis que les architectures flash et successive-approximation-registre (SAR) offrent une latence plus faible.

Métriques critiques de performance pour les CAA Lidar

Au-delà du taux d'échantillonnage et de la résolution, plusieurs mesures moins évidentes déterminent si un CDA convient au lidar automobile.

  • Nombre effectif de bits (ENOB):[ La résolution réelle, limitée au bruit à la fréquence d'intérêt. Un ADC 12 bits peut seulement fournir 9,5 ENOB à 1 GHz entrée. Les concepteurs de Lidar doivent connaître l'ENOB à travers la bande passante d'entrée complète, et pas seulement à DC.
  • Spurious‐Free Dynamic Range (SFDR):[ Les produits d'harmoniques et d'intermodulation peuvent masquer les petits signaux de retour. SFDR devrait être >70 dBc pour les systèmes FMCW afin d'éviter les fausses détections.
  • Densité sonore d'entrée:[ Exprimée en nV/ √Hz, cette valeur doit être suffisamment basse pour résoudre les signaux près du plancher de bruit du photodétecteur.
  • Clock Jitter: Comme on l'a vu, les DCA de qualité automobile pour le lidar spécifient généralement les DCA de qualité inférieure à 100 fs (RMS).
  • Ratio de rejet de l'alimentation électrique (RSAP):[ Les environnements électriques automobiles sont bruyants. L'ADC doit rejeter les fluctuations du rail pour éviter de se raccorder au signal.
  • Stabilité à la température:[ Il faut minimiser les dérives de gain et de compensation sur la plage de température ‐40°C à +125°C de l'automobile, souvent par l'intermédiaire de boucles de calibration numériques ou de parage sur puce.

Architectures ADC pour le lidar à grande vitesse

Aucune architecture ADC n'est optimale pour toutes les applications lidar. Le choix dépend de la combinaison requise de vitesse, résolution, puissance et nombre de canaux.

CCA Flash

Les convertisseurs Flash utilisent une banque de comparateurs pour effectuer la conversion en un cycle d'horloge unique, atteignant les vitesses les plus élevées (en dizaines de SPGS). Cependant, le nombre de comparateurs augmente de façon exponentielle avec la résolution (2N‐1 comparateurs pour les bits N), ce qui les rend impraticables au-delà de 8‐10 bits en raison de la puissance et de la surface.

CTA pipeliniers

Les architectures pipelines divisent la conversion en plusieurs étapes, chacune avec son propre échantillon et sa propre ADC basse résolution et son amplificateur de résidus. Elles offrent un bon équilibre de vitesse (jusqu'à plusieurs SPGS) et résolution (12-14 bits). La consommation d'énergie est modérée, et la latence est quelques cycles d'horloge.

ADCs successifs – Registre d'approximation (SAR)

Les convertisseurs SAR traditionnels sont limités à quelques centaines de MSPS, mais avec l'intervalle temps-intercalaire (en utilisant de nombreux cœurs SAR en parallèle), les vitesses peuvent atteindre plusieurs SPG. L'échange est une complexité accrue dans l'horlogerie et l'étalonnage pour annuler les erreurs intercanaux. Les ADC SAR intercalés sont de plus en plus populaires dans les modules lidar compacts à l'état solide.

CAA intercalés dans le temps

L'utilisation de CDA parallèles M avec horloges décalées multiplie le taux d'échantillonnage effectif par M. Le principal défi est l'inadéquation : gain, décalage, décalage de temps et différences de bande passante entre les canaux créent des éperons dans le spectre de sortie. Les algorithmes avancés d'étalonnage numérique de fond mesurent et corrigent en continu ces erreurs, permettant aux convertisseurs intercalaires multicanaux fonctionnant à 10 SPGS ou plus avec une résolution 12 bits.

Techniques avancées pour améliorer les performances

Pour pousser les CDA au-delà des limites conventionnelles, les ingénieurs adoptent une gamme de techniques de conception et d'étalonnage avancées.

Étalonnage numérique et réglage du fond

Les imperfections analogiques, qui sont des erreurs de composition, un gain d'op-amp fini, des non-linéarités du condensateur, peuvent être corrigées dans le domaine numérique. De nombreux CDA modernes à haute vitesse comprennent des DSP sur puces qui surveillent en permanence la sortie numérique et règlent les coefficients d'étalonnage pour obtenir des gains, des compensations, une linéarité et même un décalage de temps.

Détection cohérente et démodulation I/Q

Pour le lidar FMCW, l'ADC numérise souvent directement le signal de fréquence intermédiaire (IF) après mélange optique. L'exigence est moins sur le taux d'échantillonnage brut et plus sur une large gamme dynamique et le bruit de phase faible.

Synchronisation des faisceaux et des canaux multiples

Les lidars à grilles progressives utilisent de nombreux canaux de réception parallèles pour diriger le faisceau par voie électronique. Chaque canal nécessite un CDA dédié, et tous doivent être synchronisés par phase pour maintenir les poids de formage du faisceau précis.

Suréchantillonnage et formation du bruit

Dans les applications où la bande passante du signal lidar est plus étroite que le débit maximal d'échantillonnage de l'ADC, le suréchantillonnage combiné à la modulation du bruit (modulation du delta-sigma continu) peut augmenter le SNR en bande. Bien que les ADC delta-sigma soient traditionnellement limités aux fréquences audio et des fréquences FI inférieures, des recherches récentes ont produit des convertisseurs fonctionnant à 1-2 SPGS avec ENOB 15 bits, ce qui les rend attrayants pour le lidar à haute résolution et à courte portée.

Technologies semi-conducteurs conduisant à la performance ADC

Le choix du procédé de fabrication influence fortement la vitesse et la puissance réalisables d'un CDA à grande vitesse.

  • CMOS FinFET (16nm, 7nm): Offre d'excellentes performances numériques pour l'étalonnage et le DSP tout en fournissant une vitesse analogique élevée (pi > 300 GHz).L'efficacité de la puissance est la meilleure en classe, mais la performance analogique (appariement, linéarité) nécessite une conception de circuit soignée pour surmonter le gain intrinsèque très faible des FinFET.
  • SiGe BiCMOS: Combine des transistors bipolaires à grande vitesse (fT > 500 GHz) à la logique CMOS. Idéal pour les fronts à très haute fréquence (p. ex. bande passante d'entrée > 10 GHz) et les horloges à faible vitesse. SiGe est utilisé dans certains des CAA commerciaux les plus rapides (40 SPG+).
  • GaAs et InP HBT:[ Réservé pour les vitesses les plus extrêmes (>100 SPGS) où même SiGe ne peut pas atteindre. Ces processus exotiques sont coûteux et ont une intégration limitée, mais ils apparaissent dans les systèmes lidar de recherche pour les applications spatiales et militaires.

Intégration et considérations au niveau du système

Les CAA à grande vitesse ne fonctionnent pas isolément; ils doivent être intégrés dans l'unité de commande électronique (ECU) du véhicule aux côtés des capteurs, des FPGA et des IC de gestion de la puissance.

  • Co-conception thermique: La dissipation de puissance ADC=1 doit être compatible avec la solution de refroidissement ECU=2. Dans certains modèles, les CDA lidar multiples partagent un dissipateur thermique commun avec un refroidissement par air forcé ou liquide.
  • EMI et EMC:[ Les CCP de qualité automobile doivent respecter les limites de la classe 5 de la CISPR 25. Les emballages blindés, les billes de ferrite sur les lignes d'alimentation et les empilements de couches de BPC soignés sont standard.
  • Interface de données: Les interfaces série à grande vitesse comme JESD204B/C sont désormais standard pour transférer des données multi-GSPS vers un FPGA ou ASIC. Le taux de voie peut atteindre 28 Gbps, nécessitant des techniques d'égalisation et une intégrité du signal soignée sur le tableau.
  • Sécurité fonctionnelle:[ La conduite autonome nécessite des CAA qui répondent aux niveaux ASIL‐B ou ASIL‐D. Les caractéristiques d'auto-test (BIST) et de redondance intégrées (p. ex., les noyaux dual‐ADC) sont de plus en plus courantes pour détecter les défauts sans désactiver le capteur.

Tendances futures des CAD lidar

La pression incessante pour des performances plus élevées, des coûts moins élevés et une plus grande sécurité est à l'origine de plusieurs tendances émergentes.

CCA en pixels et colonnes paralléliques

Les capteurs lidar à l'état solide et flash se déplacent vers de grands réseaux de diodes d'avalanche à photo simple (DAP) ou de modes linéaires. Pour éviter un col d'embouteillage massif des données hors puce, les concepteurs intègrent directement de minuscules DAP à l'intérieur de chaque pixel ou colonne. Les convertisseurs SAR ou monolope intercalés dans le temps peuvent être fabriqués dans le même processus CMOS que les photodétecteurs, permettant ainsi le lidar numérique avec des millions de pixels.

Étalonnage et correction à entraînement automatique

Les réseaux neuronaux formés sur des cartes de mal-match et de non-linéarité spécifiques à un appareil peuvent prédire et corriger les erreurs ADC en temps réel. Cette approche promet de détendre les exigences de conception analogiques, permettant des composants de qualité inférieure tout en maintenant la précision du système.

CAA assistés par photonique

À long terme, les CDA photoniques, où le signal analogique est traité à l'aide de techniques optiques avant la conversion, pourraient briser la barrière de vitesse électronique. L'échantillonnage optique à l'aide de lasers à mode verrouillé peut fournir des jitters inférieurs à 10 fs, et le multiplexage de division de longueur d'onde peut créer de nombreux canaux d'échantillonnage parallèles sans inter-correspondance analogique entre canaux.

Conclusion

La conception de ces convertisseurs nécessite une compréhension approfondie des compromis entre circuits analogiques, de l'intégration au niveau du système et des besoins spécifiques des systèmes de temps de vol et de lidar FMCW. Principaux défis – intégrité du signal aux fréquences multi GHz, dissipation de puissance, résolution par rapport à la vitesse, et latence – exigent des choix architecturaux novateurs et des techniques d'étalonnage avancées. À mesure que les processus de semi-conducteurs évoluent et que de nouveaux paradigmes comme la numérisation en pixel et l'assistance photonique émergent, la performance des CDA lidar continuera d'augmenter, ce qui permettra de créer des véhicules autonomes plus sûrs, plus fiables et plus abordables.

Pour plus de détails, explorez Analog Devices -Ressources de la chaîne de signal lidar, Texas Instruments -Portfolio ADC automobile, et IEEE paper --A 12-bit 4-GS/s Dual-Chhannel ADC for Lidar- pour des informations techniques plus approfondies.