Introduction au matériel de traitement des signaux neuraux à faible consommation d'énergie

Le matériel de traitement des signaux neuraux constitue l'épine dorsale d'un écosystème en expansion rapide d'interfaces cerveau-ordinateur (IBC), de dispositifs médicaux implantables et de systèmes d'IA de bord qui interprètent l'activité neuronale en temps réel. À mesure que ces technologies passent des laboratoires de recherche aux applications cliniques et aux applications de consommation, la demande de matériel capable de traiter des données neurales à haute bande passante avec une consommation minimale d'énergie est devenue urgente.

Le rôle essentiel de l'efficacité énergétique

Dans les appareils implantables tels que les réseaux d'électrocorticographie (ECoG) ou les stimulateurs cérébraux profonds, la dissipation de puissance doit rester en dessous de quelques milliwatts pour éviter le chauffage des tissus et les dommages thermiques. Les casques EEG portables et les systèmes de neurofeedback portables nécessitent également une durée de vie prolongée pour soutenir l'utilisation quotidienne sans recharger fréquemment. Au-delà des limitations thermiques et de la batterie, une consommation d'énergie réduite réduit les coûts opérationnels dans les systèmes d'enregistrement à grande échelle et permet un plus grand nombre de canaux d'enregistrement neuronal simultané sans dépasser les budgets d'alimentation. La réduction de la puissance réduit également la taille physique des circuits et des batteries de gestion de puissance, ce qui permet de réduire les appareils moins invasifs et plus confortables.

Dans de nombreuses applications d'enregistrement neuronal, l'amplitude du signal est de l'ordre des microvolts, ce qui rend le système très vulnérable aux interférences de l'électronique de puissance. En réduisant le tirage de puissance total et en utilisant une partition attentive des blocs analogiques et numériques, les concepteurs peuvent maintenir le rapport signal-bruit (SNR) nécessaire tout en étendant la durée de vie de l'appareil. L'importance de l'efficacité énergétique ne grandira que lorsque les BCI de la prochaine génération viseront à soutenir des milliers de canaux avec le tri et le décodage en temps réel des pics.

Stratégies de conception clés pour le matériel neuronal à faible puissance

Techniques de conception de circuits à faible puissance

Au niveau des transistors, diverses techniques ont été développées pour réduire la consommation d'énergie sans sacrifier les performances. Le fonctionnement sous-seuil, où les transistors sont biaisés en dessous de leur tension seuil, permet une puissance dynamique extrêmement faible au prix d'une vitesse réduite. Pour les signaux neuronaux qui ont généralement des largeurs de bande inférieures à quelques kilohertz, ce compromis est souvent acceptable. Les concepteurs emploient également multi-seuil CMOS (MTCMOS) pour combiner des dispositifs à grande vitesse et à faible fuite sur la même puce, permettant aux blocs d'être actionnés au ralenti.

Une autre technique clé est le gating et le gating de puissance, qui désactive les signaux d'horloge ou supprime complètement la puissance des sous-circuits inactifs. Dans un processeur de signal neuronal, de nombreux canaux peuvent être quiescents entre les pics; le gating de puissance de ces canaux peut entraîner des économies spectaculaires.

Compression des données et exploitation de la sparté

Les données neurales présentent souvent une redondance et une sparté significatives.Les potentiels d'action (spikes) sont des événements brefs séparés par des intervalles inter-spike plus longs, et les potentiels de champ local (PLF) contiennent de l'énergie concentrée dans des bandes de basse fréquence.En compressant les données au début de la chaîne de signal, le matériel peut réduire le volume d'information qui doit être transmis sans fil ou stocké, ce qui permet d'économiser l'énergie dans le traitement et la communication.Les techniques de détection de compression permettent d'exploiter la spartété des signaux neuraux sur une base (p. ex., les ondulations) pour obtenir directement des échantillons comprimés, souvent en utilisant des architectures de pré-intégration à modulation aléatoire (RMPI) plus simples que les CDA traditionnels à taux de Nyquist.

Des algorithmes de compression par perte, tels que la modulation delta ou la modulation différentielle adaptative de code d'impulsion (ADPCM), peuvent être mis en œuvre avec un nombre minimal de portes. Des approches plus sophistiquées utilisent un traitement par événement[: au lieu d'un échantillonnage continu, le système n'acquiert et transmet des données que lorsqu'une pointe franchit un seuil. Cela réduit le taux de données moyen par ordre de grandeur lorsque le taux de tir est faible.

Calcul approximatif pour l'accélération neuronale

Les algorithmes de traitement des signaux neuraux tolèrent souvent certains niveaux d'erreur numérique sans résultats cliniques ou expérimentaux dégradants. Le calcul approximatif exploite cette tolérance en utilisant des unités arithmétiques simplifiées qui consomment moins de puissance pour chaque opération. Par exemple, le remplacement des multiplicateurs exacts par des multiplicateurs tronqués ou logarithmiques peut réduire la puissance dynamique de 30 à 50% avec un impact minimal sur la précision du tri des pics.

Les concepteurs peuvent également utiliser l'échelle de surtension[, où la tension d'alimentation est abaissée sous le niveau nominal, entraînant des erreurs de chronométrage occasionnelles qui sont atténuées par algorithme. Cette technique nécessite une conception minutieuse de l'algorithme pour être résiliente aux erreurs, mais lorsqu'elle est appliquée à l'extraction ou à la classification des caractéristiques neurales, elle peut générer des gains d'énergie considérables.

Architectures matérielles innovantes

Informatique neuromorphe

Contrairement aux architectures von Neumann conventionnelles qui permettent de transférer des données entre la mémoire et le processeur, les systèmes neuromorphes effectuent des calculs et des mémoires en unités co-localisées, axées sur les événements. Ce paradigme élimine le coût énergétique du mouvement des données et ne s'active que lorsque des pics se produisent, ce qui entraîne une consommation moyenne extrêmement faible de puissance. Des puces pionnières comme la Loihi d'Intel et la TrueNorth d'IBM ont démontré que les processeurs neuromorphes peuvent simuler des millions de neurones et des milliards de synapses tout en consommant seulement des dizaines de milliwatts.

Pour le traitement des signaux neuronaux, les puces neuromorphes peuvent être conçues pour effectuer le tri des pics, le décodage et même les algorithmes de stimulation en boucle fermée directement sur les événements neuraux enregistrés. La représentation étant intrinsèquement épineuse, il n'est pas nécessaire de convertir le signal entier en analogique; au lieu de cela, l'extrémité avant peut produire directement des pics via un circuit delta-encodé ou intégré-et-feu.Cela réduit le surpoids énergétique des CDA à haute résolution. Les processeurs neuromorphes sont particulièrement bien adaptés aux IBC implantables parce qu'ils fonctionnent asynchronement, ont une tolérance naturelle au bruit et peuvent être reconfigurés pour différents codes neuronaux.

Traitement analogique et mixte des signaux

Les circuits analogiques présentent des avantages inhérents pour certains calculs neuronaux, comme le filtrage, l'amplification et l'intégration, car ils traitent les signaux dans un domaine à amplitude continue et continue sans le bruit de quantification et la puissance de commutation de la logique numérique. Les amplificateurs frontaux analogiques avec gain programmable et filtrage de bande ne consomment que quelques microwatts par canal tout en réalisant un bruit de sous-microvolts, comme l'extraction de fonctionnalités, les transformations linéaires analogiques (par exemple, par des filtres à condensateurs commutés ou des amplificateurs de transconductivité) peuvent être effectuées avec des économies d'énergie inférieures à 1 pJ par opération.

Cependant, les systèmes analogiques purs souffrent d'une programmation limitée, d'un décalage et d'une accumulation de bruit. Un compromis populaire est le traitement mixte de signaux, où les opérations frontales critiques restent analogiques tandis que la numérisation se produit plus tard à un rythme ou une résolution plus bas. Les architectures hybrides placent un petit nombre de CDA qui sont partagés entre les canaux par multiplexage de division du temps, réduisant la surface et la pénalité de puissance des convertisseurs par canal.

Informatique en mémoire

Dans les conceptions numériques classiques, le coût énergétique du déplacement des données entre les unités de mémoire et de traitement domine souvent la puissance totale. Le calcul en mémoire (IMC) s'attaque à cela en effectuant des opérations arithmétiques directement dans le tableau de mémoire, en utilisant de nouveaux appareils tels que RAM résistive (RRAM) ou mémoire de changement de phase (PCM)[. Dans une macro IMC, les courants analogiques ajoutent à travers plusieurs cellules de mémoire pour calculer des produits de vecteur de matrice avec une grande efficacité.

De récentes démonstrations ont montré que les accélérateurs basés sur IMC peuvent atteindre des rendements énergétiques supérieurs à 10 TOPS/W (opérations en tera par seconde par watt) pour une précision de 8 bits – bien meilleure que les processeurs numériques conventionnels. De plus, la nature non volatile de PCM ou RRAM permet un fonctionnement instantané, qui est précieux pour les appareils qui sont soumis à un cycle de travail pour économiser la puissance.

Défis dans la conception de matériel neuronal économe en énergie

Échanges fondamentaux

Chaque décision de conception dans le matériel de traitement de signaux neuronaux implique un compromis entre puissance, performance, surface et précision. L'augmentation du nombre de canaux d'enregistrement exige davantage d'amplificateurs frontaux, de CDA et de ressources numériques de traitement, ce qui augmente directement la consommation d'énergie.Pour rester dans une enveloppe de puissance fixe, les concepteurs doivent réduire le budget de puissance par canal, souvent en utilisant des CDA à basse résolution, des filtres à bande passante plus étroits ou un échantillonnage plus épars.

De même, pour obtenir une plus grande précision de classification[ pour les décodeurs neuraux, il faut généralement des réseaux neuronaux plus profonds ou des dictionnaires plus grands, ce qui augmente la charge de calcul. Un calcul approximatif ou une précision réduite peut atténuer cette situation, mais il existe un risque de perdre de l'information qui est critique pour décoder l'intention subtile de l'utilisateur.

Gestion thermique dans les dispositifs implantables

Pour les appareils implantés dans le cerveau ou la moelle épinière, le budget thermique est extrêmement serré. Le chauffage des tissus au-dessus de 1 à 2°C peut causer la mort cellulaire et des réactions inflammatoires, limitant la dissipation totale de l'implant à quelques milliwatts. Même si l'électronique elle-même est économe en énergie, les circuits de gestion de la puissance et les bobines de charge sans fil peuvent générer des points chauds localisés. Les concepteurs doivent simuler les profils thermiques en utilisant des méthodes à éléments finis et intégrer des couches de répartition de chaleur (par exemple, des vias remplis de diamants ou de cuivre) dans le paquet de puces.

Matériaux et technologie de procédé

Les matériaux émergents comme les semi-conducteurs bidimensionnels (MoS2, graphine) et [ offrent le potentiel d'interfaces neuronales plus minces et plus conformes qui correspondent aux propriétés mécaniques des tissus neuraux. Cependant, la maturité et la fiabilité de la fabrication de ces matériaux évoluent toujours. Les matériaux diélectriques à haute κ et les matériaux ferroélectriques peuvent réduire les fuites de portes dans les transistors, ce qui permet une échelle de tension plus grande.

Orientations futures et recherche ouverte

Machine Learning pour l'optimisation du matériel

L'apprentissage automatique (ML) est de plus en plus utilisé pour automatiser la conception de matériel neuronal éconergétique. Par exemple, l'apprentissage du renforcement peut explorer les compromis entre les blocs de traitement analogique et numérique pour trouver des architectures Pareto-optimales. Les techniques AutoML peuvent régler les hyperparamètres de réseaux neuronaux destinés au décodeur ASICs pour minimiser la puissance tout en maintenant la précision. L'optimisation bayesienne est appliquée pour sélectionner les tailles de transistors et les conditions de biais pour les front-ends analogiques, réduisant ainsi de façon significative le temps de conception manuelle.

Intégration hétérogénique et conditionnement avancé

Pour répondre aux exigences contradictoires de haute performance et de faible puissance, les concepteurs se tournent vers intégration hétérogénique, où les puces construites dans différentes technologies de processus (par exemple CMOS pour la logique numérique, SiGe BiCMOS pour RF, et MEMS pour les capteurs) sont empilées ou interposées ensemble. Cela permet à chaque fonction d'être mise en œuvre dans sa technologie optimale tout en maintenant l'énergie d'interconnexion faible par de courtes connexions verticales.

Systèmes de boucle fermée et d'adaptation

Les futurs équipements neuronaux intégreront probablement des capacités de boucle fermée[ où la stimulation est fournie en temps réel, en fonction du décodage neuronal, nécessitant non seulement une faible puissance mais aussi une latence ultra-faible. Un matériel écoénergétique qui peut traiter les signaux et générer des impulsions de stimulation en quelques millisecondes est essentiel pour des applications thérapeutiques telles que la neurostimulation réactive pour l'épilepsie. Des algorithmes adaptatifs qui ajustent les rapports de compression, les taux d'échantillonnage ou les paramètres de classificateurs en fonction de l'activité neuronale actuelle peuvent réduire encore la puissance moyenne.

Puissance sans fil et transfert de données

L'élimination de la nécessité d'une batterie physique est l'objectif ultime de nombreux IBC implantables. ]La conception de matériel à faible efficacité énergétique pouvant fonctionner avec une puissance intermittente ou variable de la part de la WPT nécessite des circuits de gestion de l'énergie robustes avec un tampon d'énergie (p. ex. supercondensateurs sur puce). Simultanément, les radios à faible puissance (p. ex. Bluetooth Low Energy ou radio à impulsion personnalisée) peuvent diffuser des données neurales comprimées vers un récepteur externe. Le défi consiste à maintenir le budget de liaison avec une puissance minimale en plus. La transmission de données opticales utilisant des micro-LED est également explorée pour les liaisons ascendantes à haut débit, mais l'énergie par bits doit être réduite à quelques picojoules pour être compétitive avec la RF.

Conclusion

La conception de matériel de traitement de signaux neuronaux éconergétiques nécessite une approche multiforme qui englobe les techniques de circuits, l'innovation en architecture, la science des matériaux et la co-conception algorithmique. En adoptant des méthodes de circuits à faible puissance comme le fonctionnement sous-seuil, le gingage de puissance et l'informatique quasi-seuil, les concepteurs peuvent réduire considérablement l'énergie consommée par canal.

Cependant, des défis importants demeurent en ce qui concerne l'équilibre entre la puissance, la précision et la sécurité thermique, en particulier pour les dispositifs implantables. La recherche en matière de matériaux nouveaux, d'intégration hétérogène et d'automatisation de conception axée sur l'apprentissage automatique repousse les limites de ce qui est possible. À mesure que ces technologies mûrissent, nous pouvons nous attendre à une nouvelle génération de matériel neuronal non seulement plus économe en énergie, mais aussi plus capable, permettant des applications de transformation en neuroprothèse, en médecine personnalisée et en interaction homme-machine.

Références externes

  • J. K. Park et al., «A 0,8 V, 1,2 μW/canal d'enregistrement neuronal IC avec détection d'épike par événement», IEEE Journal of Solid-State Circuits, 2021. (IEEE Xplore)
  • M. Davies et coll., « Loihi: A Neuromorphic Manycore Processor with On-Chip Learning », IEEE Micro, 2018. [IEEE Xplore]
  • S. Yu et al., «In-Memory Computing for Neural Signal Processing: A Review», Nature Electronics, 2020. [Nature Electronics][
  • B. C. Lee et al., «Computing approximatif pour les décodeurs de signaux neuraux à faible puissance», Transactions d'EEE sur circuits et systèmes biomédicaux, 2019. [IEEE TBIOCAS]
  • D. Seo et al., «Heterogeneous Integration of Neural Recording and Stimulation ASICs for Close-Loop Implants», Revue de l'IEEE sur les circuits à l'état solide, 2022. (IEEE Xplore)