Table of Contents

Introduction aux systèmes ADC multicanaux dans le radar

Les systèmes radar modernes reposent sur des architectures de convertisseur analogique à numérique multicanaux (ADC) pour atteindre une haute résolution, une détection améliorée des cibles et un formage dynamique du faisceau. En numérisant simultanément les signaux provenant de plusieurs éléments d'antenne, les ingénieurs peuvent mettre en œuvre le formage numérique du faisceau, le traitement adaptatif espace-temps et d'autres techniques avancées qui améliorent les performances du radar dans des environnements encombrés ou contestés.

Cet article examine les principales considérations de conception des systèmes multicanaux ADC dans le radar, fournissant des conseils pratiques aux architectes de systèmes et aux ingénieurs du matériel. Nous examinons les stratégies d'échantillonnage, la distribution des horloges, la linéarité, la performance sonore, les techniques d'étalonnage et les défis d'intégration, tous soutenus par des références aux normes actuelles de l'industrie et aux technologies de composants.

Paramètres de performance fondamentaux

Taux d'échantillonnage et critères de Nyquist

Dans le radar, la fréquence maximale d'intérêt est déterminée par la fréquence porteuse et la largeur de bande de l'impulsion transmise. Selon le théorème d'échantillonnage Nyquist-Shannon, l'ADC doit prélever à une vitesse au moins deux fois la plus élevée des composantes de fréquence (ou deux fois la largeur de bande du signal pour l'échantillonnage de la bande passante). En pratique, les systèmes radar utilisent souvent un suréchantillonnage pour détendre les exigences analogiques anti-aliasing et améliorer le rapport signal-bruit (SNR).

Le choix d'un CDA avec un taux d'échantillonnage suffisamment élevé permet également des architectures d'échantillonnage RF directes, qui éliminent les multiples étapes de conversion et réduisent le nombre de composants, leur taille et leur puissance. Cependant, les CDA plus rapides consomment généralement plus d'énergie et génèrent plus de chaleur, de sorte que les compromis doivent être faits en fonction de l'environnement opérationnel et de la plate-forme (aéroportée, navale et terrestre).

Résolution et nombre effectif de bits

La résolution, exprimée en bits, détermine le plus petit changement de signal qui peut être distingué. Dans le radar, la haute résolution est essentielle pour détecter de petites cibles aux côtés de grands retours d'entaille. La plage dynamique théorique d'un CDA idéal est d'environ 6.02×N + 1.76 dB, où N est le nombre de bits. Un CDA 12 bits offre une plage dynamique idéale d'environ 74 dB, tandis qu'un CDA 14 bits donne ~86 dB. Cependant, les performances du monde réel sont capturées par le nombre effectif de bits (ENOB), qui explique le bruit, la distorsion et le bruit.

Les ingénieurs doivent sélectionner une résolution ADC qui fournit une plage dynamique suffisante pour les exigences de la plage dynamique instantanée (DCI) du radar. Pour les radars pulsés-Doppler qui détectent des cibles en mouvement rapide dans un encombrement de sol lourd, un DCA de 14 ou 16 bits est courant.

Gamme dynamique et gamme dynamique sans usure

La portée dynamique des CDA radar englobe à la fois la capacité de gérer des signaux forts sans saturation (grande performance du signal) et de détecter des signaux faibles en présence de puissants interférants (petits performances du signal).

  • Spurious-Free Dynamic Range (SFDR) – le rapport du signal fondamental au plus grand tonus faux. Pour le radar, SFDR doit être élevé (souvent >80 dBc) pour empêcher les fausses alarmes et le masque de cible.
  • Ratio de signal au bruit (SNR) – comprend le bruit thermique, le bruit de quantification et le bruit de circuit.
  • Ratio de signal au bruit et de distorsion (SINAD)[ – une mesure combinée utilisée pour calculer ENOB.

Dans les systèmes multicanaux, la plage dynamique de chaque ADC doit être adaptée aux niveaux de signal attendus. Le contrôle automatique des gains (AGC) et les atténisseurs frontaux sont souvent utilisés pour empêcher la saturation tout en maintenant la sensibilité.

Synchronisation et chronométrage dans les systèmes multicanaux

Distribution de l'horloge et bruit de phase

L'alignement précis des horloges de prélèvement sur tous les canaux est essentiel pour un fonctionnement radar cohérent. Toute broche ou toute embrouille entre canaux introduit des erreurs de phase qui dégradent la précision de la poutre et le traitement de Doppler. Une source d'horloge à faible embrouille (par exemple, un oscillateur cristallin propre suivi d'une puce de distribution d'horloge) est essentielle. La embrouille d'horloge doit être bien en dessous de la spécification de la embrouille d'ouverture ADC.

Les réseaux de distribution d'horloges doivent être conçus avec des longueurs de trace et des tampons de fanout à basse nuance. Certains modules ADC multicanaux intègrent une boucle verrouillée par phase (PLL) qui peut être synchronisée avec une référence externe.

Couche et calibrage de la voie à la voie

Même avec une horloge commune, les différences dans le routage des PCB, les tensions seuils de l'appareil et les retards analogiques de l'avant provoquent des décalages résiduels entre les canaux. Cette balance doit être mesurée et compensée numériquement ou par des lignes de retard réglables. De nombreux CDA modernes comprennent des routines d'étalonnage intégrées qui alignent le timing de l'échantillon à quelques picosecondes.

Référence: Appareils analogiques – Synchronisation ADC multicanaux pour radars d'arrays échelonnés

Décimation et conversion numérique

Après échantillonnage, les données numériques de chaque canal sont souvent traitées par un convertisseur numérique vers le bas (DDC) vers le bandeau de base, suivi par une décimation pour réduire les taux de données. Ce traitement doit être cohérent entre les canaux. L'utilisation d'un oscillateur numérique partagé (NCO) et de filtres de décimation synchronisés assure la préservation des relations de phase et de retard.

Consommation d'énergie et gestion thermique

Diffuseur d'alimentation ADC

Les CDA à grande vitesse (échantillonnage >1 SPGS) peuvent dissiper une puissance importante, dépassant souvent 1-3 W par canal pour les appareils 12-14 bits. Dans un système à 64 canaux, la puissance totale des CDA peut atteindre 150 W ou plus, sans compter le traitement numérique et la distribution d'horloges. Cette chaleur doit être enlevée pour maintenir les performances.

La réduction de la consommation d'énergie sans sacrifier les performances est un défi constant. Certains CDA offrent des modes de réduction d'énergie pour les périodes de ralenti, ou ils peuvent être exploités à des taux d'échantillonnage plus bas pendant les modes de recherche.

Effets thermiques sur la performance de l'ADC

Par exemple, la dérive offset peut déplacer le seuil de quantification, causant des erreurs de compensation en courant continu qui sont particulièrement préjudiciables au traitement par MTI (signal de déplacement de la cible). La dérive de gain modifie l'amplitude de la liaison canal-canal. Les concepteurs doivent intégrer la compensation thermique par des tables de recherche ou un calibrage en temps réel.

Linéarité, distorsion et largeur de bande d'entrée

Non-linéarité intégrale et différentielle

La non-linéarité intégrale (INL) et la non-linéarité différentielle (DNL) décrivent l'écart de la fonction de transfert ADC d'une ligne droite idéale. La haute INI ou DNL provoque des distorsions et des éperons harmoniques. Dans le radar, les harmoniques d'ordre pair peuvent alias dans la bande de base, créant de fausses cibles.

Bande passante et frontal analogique d'entrée

Pour l'échantillonnage RF direct, la bande passante doit dépasser la fréquence porteuse la plus élevée (p. ex., 3-6 GHz pour la bande S, 8-12 GHz pour la bande X). Des CDA à large bande (jusqu'à 6 GHz ou plus) sont disponibles, mais leur performance se dégrade à des fréquences d'entrée plus élevées en raison de charges capacitives et d'inductances de fil de liaison. Un filtre anti-aliasing avec un déploiement suffisant garantit que les signaux hors bande ne se replient pas dans la bande. La variation de retard du groupe du filtre doit être minimale pour préserver la forme et la résolution de l'impulsion.

Manipulation des signaux de portée dynamique élevée

Le radar doit souvent traiter simultanément un retour de cassure fort et un écho cible faible – une plage dynamique pouvant dépasser 100 dB. L'ADC ne peut pas gérer une telle plage en une seule capture. Au lieu de cela, le système utilise un AGC analogique, des étapes de gain multiples ou des ADC à double canal avec des chemins de gain séparés qui sont combinés numériquement (par exemple, par convolution ou amplification log). Une autre approche est d'utiliser un amplificateur de gain variable (VGA) avant l'ADC qui ajuste gain par impulsion ou par bac de rang. L'ADC doit avoir un faible bruit pour supporter le réglage de gain le plus bas et une linéarité élevée pour gérer le signal le plus élevé sans distorsion.

Interférence électromagnétique et intégrité des signaux

Blindage et mise à la terre

Les cartes ADC multicanaux sont sensibles aux interférences électromagnétiques (IME) des alimentations de commutation, des processeurs numériques et des sources externes. Le blindage approprié avec les boîtiers conducteurs et les joints EMI est critique. Les systèmes de mise à la terre doivent séparer les terrains analogiques et numériques, les renvoyer en un seul point (à la terre d'étoile) ou utiliser un plan sol solide avec partitionnement soigneux.

Mise en page des PCB pour les CAA multicanaux

Le routage de nombreux signaux et horloges analogiques à grande vitesse sur un seul PCB exige une attention particulière à la commande d'impédance, au crosstalk et aux paires différentielles. Chaque canal ADC devrait avoir son propre plan de signal au sol et le chemin de retour. Les signaux d'horloge devraient être acheminés sur des couches internes avec blindage au sol pour empêcher le rayonnement dans des trajectoires analogiques.

Référence: Texas Instruments & #8211; Lignes directrices pour la mise en page à haute vitesse des systèmes ADC

Techniques d'étalonnage et de compensation

Étalonnage gain et compensation

Les erreurs de gain et de compensation de canal vers canal introduisent un bruit fixe et dégradent l'intégration cohérente. L'étalonnage peut être effectué lors des essais en usine ou au démarrage en injectant un niveau DC connu (pour offset) et une onde sinusale (pour gain et phase). Les coefficients de correction sont stockés dans une mémoire non volatile et appliqués en logique numérique. Certains CDA intègrent un calibrage sur puce qui corrige automatiquement ces erreurs.

Harmonisation des phases et rémunération temps-relais

Au-delà du gain statique et de l'offset, les systèmes multicanaux doivent corriger les erreurs de phase dans la bande. Ceci est souvent fait à l'aide d'un filtre adaptatif en temps réel ou d'un égaliseur de réponse par impulsion finie (FIR) par canal. Les coefficients d'égalisation sont calculés lors de l'étalonnage du système à l'aide d'un signal de référence injecté dans l'ouverture de l'antenne.

Compensation de la dérive de température

Au fur et à mesure que le radar fonctionne, les changements de température provoquent une dérive dans les paramètres ADC. Un capteur de température dédié sur le panneau ADC peut déclencher un recalibrage. Une boucle de servomoteurs lente qui surveille le décalage DC d'un canal inutilisé ou d'une tension de référence compensée par la température peut également mettre à jour les valeurs de correction.

Intégration avec le traitement numérique des faisceaux et des signaux

Interface de données et bande passante

Pour un système à 64 canaux avec une résolution 14 bits et un SPGS, le taux de données brutes est d'environ 112 Gbps. Les interfaces série à grande vitesse (JESD204B/C, LVDS, SerDes) sont standard. JESD204B/C est préféré pour son nombre réduit de broches et sa latence déterministe. Le sérialisateur et le désérialisateur doivent être configurés avec des vitesses de voie allant jusqu'à 12,5 Gbps ou plus. Il faut prendre soin de répondre aux exigences de chronométrage et de diagramme oculaire.

Chaîne de traitement FPGA

Les FPGA sont le choix habituel pour le traitement frontal multicanal ADC. Ils gèrent la sérialisation des données, la conversion numérique en mode descendant, la décimation, les poids de formage de faisceaux et la compression d'impulsions. Les FPGA doivent avoir suffisamment de cellules logiques, de tranches DSP et de mémoire pour pouvoir accueillir le nombre de canaux.

Synchronisation entre plusieurs nœuds FPGA

Dans de très grands tableaux (cent à milliers de canaux), plusieurs nœuds FPGA sont nécessaires. La synchronisation entre nœuds est réalisée à l'aide d'une horloge de référence système et d'une impulsion de synchronisation (SYSREF pour JESD204B). Tous les convertisseurs échantillonnent sur le même bord de l'horloge de référence. Les algorithmes de traitement doivent tenir compte des variations de latence inter-FPGA. Une approche commune est d'insérer des timbres-temps dans le flux de données et de les aligner au processeur central.

Études de cas et considérations particulières liées à l'application

Radar de contrôle des incendies aéroporté

Pour les avions de chasse, le système ADC doit être léger, compact et fonctionner sous une température et une vibration extrêmes. Les modules multipuces (MCM) qui emballent deux à quatre canaux ADC en un seul paquet sont utilisés pour réduire la taille. Les données échantillonnées sont envoyées par des liaisons optiques à l'unité de traitement pour minimiser le poids. La consommation d'énergie est fortement budgétisée, limitant souvent la résolution ADC à 12-14 bits.

Radar de surveillance au sol

Les radars au sol ont des contraintes de taille et de puissance plus détendues, permettant l'utilisation de 16 bits ou plus avec une linéarité supérieure. L'accent est mis sur la détection à longue portée et le rejet des encombrants. Les ADC multicanaux sont utilisés dans les antennes à faisceaux progressifs avec formage numérique, employant souvent des centaines de canaux. Les données sont traitées dans des serveurs dédiés avec GPUs ou FPGA. La gestion thermique est plus simple avec refroidissement à air forcé.

Radar automobile (77/79 GHz)

Les systèmes radar automobiles utilisent des réseaux d'antennes MIMO et nécessitent des CAA multicanaux de petite taille et peu coûteux. En règle générale, les CAA de 12 bits avec des taux d'échantillonnage de 50 à 100 MSPS sont suffisants parce que la bande passante est étroite (quelques centaines de MHz).Les CAA sont souvent intégrés dans une seule puce CMOS RF qui comprend le traitement des émetteurs, des CDA et des bandes de base.

Tendances futures

Échantillonnage RF direct à des fréquences plus élevées

Les avancées dans les processus CMOS et SiGe poussent les taux d'échantillonnage ADC au-delà de 10 SPGS avec 12-14 bits ENOB. Cela permet d'échantillonner directement les signaux en bande X et Ku, éliminant les conversions multiples et simplifiant l'architecture du récepteur. Des entreprises comme Texas Instruments, Analog Devices et Teledyne e2v produisent des convertisseurs qui échantillonnent jusqu'à 20 SPGS. Des versions multicanaux avec 4 ou 8 canaux dans un seul paquet deviennent disponibles.

Le rayonnement numérique avec des centaines de canaux

Les futurs radars numériques à tirage progressif avec des centaines ou des milliers d'éléments nécessiteront des systèmes ADC densément intégrés et de faible puissance. La technologie 3D-IC empilant les dés ADC, la mémoire et la logique de traitement seront utilisés pour répondre aux exigences de taille, de poids et de puissance (SWaP).

Calibration basée sur l'apprentissage automatique

Les algorithmes d'apprentissage automatique peuvent être formés pour prédire les non-linéarités ADC et compenser en temps réel. Les réseaux neuronaux fonctionnant sur les FPGA ou les processeurs embarqués peuvent corriger la distorsion d'intermodulation et le bruit de phase, améliorant ainsi la portée dynamique efficace sans changements matériels.

Conclusion

La conception de systèmes ADC multicanaux pour les applications radar exige une compréhension approfondie des compromis entre chaînes de signaux analogiques et numériques. Les principales considérations comprennent le choix du taux d'échantillonnage et de la résolution appropriés, la synchronisation précise entre les canaux, la gestion de la puissance et de la chaleur, le maintien de la linéarité sur une large gamme dynamique et la préservation de l'intégrité des signaux face à l'IME. L'étalonnage au niveau du système pour le gain, le décalage, la phase et la dérive de température est essentiel pour atteindre la cohérence requise par la formation de faisceaux numériques et le traitement avancé par impulsion-Doppler.

Référence: Microwave Journal & #8211; Conceptions ADC multicanelles pour systèmes radar