Convergence du contrôle logique et quantitatif reconfigurable

La poursuite d'ordinateurs quantiques pratiques a contraint les chercheurs à réexaminer presque toutes les couches de la pile électronique classique. Au cœur de ce défi se trouve un problème trompeur simple : comment générer, coordonner et mesurer les signaux analogiques qui contrôlent les bits quantiques avec la précision requise pour une opération tolérante aux défauts.

Les processeurs quantiques fonctionnent dans le domaine analogique, exigeant des impulsions micro-ondes ou radiofréquences soigneusement façonnées pour manipuler les états qubits. Ces impulsions doivent arriver avec des variateurs de synchronisation de sous-nanoseconde et une cohérence de phase sur des dizaines ou des centaines de canaux simultanément. Les microprocesseurs traditionnels ne peuvent pas répondre à ces contraintes de temps en raison des frais généraux du système d'exploitation et interrompre la latence.

Les premières expériences ont utilisé les FPGA principalement comme générateurs de formes d'onde arbitraires. Aujourd'hui, ils servent de plates-formes de contrôle à pile complète qui orchestrent le séquençage des impulsions, les retours en temps réel, le décodage des erreurs et la communication avec les systèmes hôtes classiques.

Comprendre les grilles programmables sur le terrain

Contrairement aux microprocesseurs qui exécutent les instructions de façon séquentielle, les FPGA mettent en œuvre des circuits numériques directement dans le matériel, permettant une opération massivement parallèle et un timing déterministe.Le tissu d'un FPGA moderne est constitué de blocs logiques configurables construits à partir de tables de recherche et de tongs, de tranches de traitement de signaux numériques, de blocs RAM et de transceivers série haute vitesse, tous interconnectés par une matrice de routage programmable.Les principaux appareils de AMD (anciennement Xilinx) et Intel compilent des millions de cellules logiques aux côtés de contrôleurs de protocole durcis pour PCIe, Ethernet et interfaces mémoire, combinant efficacement la vitesse d'un circuit intégré spécifique à une application avec la reprogrammabilité du logiciel.

Lorsqu'un ASIC nécessite un cycle de conception de plusieurs millions de dollars et des mois de fabrication pour changer une fonction, un FPGA peut être mis à jour en minutes en chargeant un nouveau bitstream. Cette agilité rend les FPGA exceptionnellement bien adaptés aux environnements de recherche comme le calcul quantique, où les séquences de contrôle optimales, les schémas de correction des erreurs et les algorithmes de lecture sont encore affinés. De plus, comme la logique FPGA est intrinsèquement parallèle, une seule puce peut gérer simultanément des milliers de canaux analogiques, chaque exigeant un timing précis et à faible jitter.

L'architecture interne d'un FPGA est construite autour d'une mer de blocs logiques configurables qui contiennent des tables de recherche et des tongs. Ces blocs peuvent implémenter n'importe quelle fonction logique combinatoire ou séquentielle. Autour d'eux, des blocs spécialisés comme les tranches DSP gèrent des opérations multi-accumulables avec une grande efficacité, tandis que le bloc RAM fournit un stockage sur puce avec accès à un seul cycle.

Les FPGA modernes intègrent également des sous-systèmes de processeur durcis, comme les cœurs Arm Cortex, qui fonctionnent sous Linux intégré pour des tâches d'orchestration de niveau supérieur tandis que la logique programmable gère le traitement des signaux en temps réel. Cette architecture hétérogène permet à une seule puce de gérer à la fois la génération d'impulsions critiques en temps de matériel et la commande analyse et l'étalonnage de journalisation dans le logiciel, réduisant le besoin d'unités de microcontrôleurs distinctes et simplifiant l'intégration du système.

Le rôle des FPGA dans les systèmes de contrôle quantitatif

Dans un système de contrôle quantique typique, un FPGA fonctionne comme le cerveau en temps réel qui traduit les instructions abstraites au niveau des portes en formes d'onde précises. Le flux de travail commence par un compilateur quantique qui décompose un algorithme en une séquence de portes à un et deux qubits. Ces portes sont décrites par des paramètres tels que les angles de rotation, les fréquences et les formes d'impulsion. Le FPGA reçoit ces paramètres sur un bus de contrôle, souvent PCIe ou 10/25 GbE, puis synthétise les signaux analogiques correspondants en utilisant sa logique de conversion numérique à analogique intégrée ou des DAC à haute vitesse externes.

Ce couplage étroit de la génération et de l'acquisition de la forme d'onde sur un seul appareil reprogrammable permet aux chercheurs d'expérimenter de nouveaux schémas de portage et de stratégies d'atténuation des erreurs sans devoir redessiner le matériel personnalisé. Si une nouvelle technique de façonnage d'impulsion nécessite un format de modulation différent ou une rétroaction plus rapide, le bitstream FPGA peut être mis à jour, souvent sans modifier le matériel physique du tout.

Un système de commande basé sur FPGA comprend généralement trois principaux blocs fonctionnels : le séquenceur d'impulsions, l'unité de traitement du signal et le module de communication. Le séquenceur d'impulsions génère la liste des formes d'onde ordonnées dans le temps avec des marqueurs de synchronisation précis. L'unité de traitement du signal effectue une démodulation et un filtrage en temps réel sur les signaux de mesure pour extraire les informations d'état qubit tout en rejetant le bruit.

Les séquenceurs modernes utilisent des machines d'état qui peuvent sauter entre les séquences d'impulsions en fonction des résultats de la mesure, permettant une logique conditionnelle au niveau matériel. Cette capacité permet au système d'implanter des séquences de portes adaptatives où la prochaine opération dépend du résultat d'une mesure précédente, le tout sans quitter le tissu FPGA. Le séquenceur doit également gérer la continuité de phase au-delà des limites d'impulsions, en veillant à ce que la fréquence porteuse de chaque impulsion s'harmonise de manière cohérente avec les impulsions précédentes sur le même canal. Cette cohérence de phase est essentielle pour maintenir la fidélité qubit lors des opérations multi-portes.

Avantages architecturaux pour les interfaces quantiques

La décision d'utiliser les FPGA dans les systèmes de contrôle quantique découle de plusieurs propriétés architecturales qui s'alignent sur les exigences strictes de la manipulation qubit. Chacune de ces propriétés répond à un défi spécifique dans la pile de contrôle quantique, et ensemble elles font des FPGA la seule plate-forme pratique pour l'échelle des systèmes quantiques au-delà de la phase de preuve de concept.

Exécution déterministe à faible latence

Les processeurs classiques de la classe serveur ont du mal à répondre aux contraintes en temps réel du contrôle quantique car le système d'exploitation, la manipulation des interruptions et la latence de la mémoire entraînent des retards imprévisibles. Les unités de traitement des graphiques, bien qu'elles soient très parallèles, sont optimisées pour le débit plutôt que pour la réponse déterministe à faible latence. Les FPGA, par contre, peuvent traiter les tâches de traitement des signaux par un déterminisme du cycle d'horloge.

Parallélisme massif pour une opération multicanaux

Pour un système 100 qubit, cela signifie générer jusqu'à 200 canaux analogiques ou plus, pour le lecteur et la lecture, avec cohérence de phase sur tous les canaux. Les FPGA excellent ici parce que leur architecture parallèle permet à chaque canal d'avoir son propre pipeline logique dédié. Un FPGA unique peut mettre en œuvre des dizaines ou des centaines de générateurs indépendants de forme d'onde, chacun avec son propre réglage de temps et contrôle de fréquence. Ajouter plus de canaux nécessite simplement plus de ressources logiques sur le FPGA, plutôt que des cartes de circuits supplémentaires ou des cœurs de processeur. Ce comportement d'échelle linéaire est critique lorsque les systèmes quantiques grandissent.

Densité d'intégration et complexité réduite du système

Un seul FPGA peut remplacer un rack entier d'électronique discrète. Les blocs durcis sur puce pour processeurs, contrôleurs de mémoire et émetteurs-récepteurs à grande vitesse permettent au FPGA de consolider des fonctions qui nécessiteraient autrement plusieurs puces séparées. Cette intégration réduit l'espace de la carte, la consommation d'énergie et le nombre d'interconnexions qui peuvent introduire des points de bruit ou de défaillance.

Traitement en temps réel et stabilisation active du qubit

Une des tâches les plus critiques que les FPGA gèrent est la remise en état active du qubit et la correction d'erreur. Après une mesure du qubit, son état s'effondre et, dans de nombreuses architectures, il doit être activement retourné à un état de sol connu avant la prochaine opération. Un FPGA peut analyser le résultat de la mesure en quelques centaines de nanosecondes, décider si une impulsion de remise en état est nécessaire et livrer cette impulsion dans une fenêtre de cohérence unique du qubit. Cette capacité, souvent appelée rétroaction déclenchée, est essentielle pour la mesure du milieu du circuit et les opérations de flux qui sont les pierres angulaires des codes de correction d'erreur quantique tels que les codes de surface.

Au-delà de la remise à zéro individuelle du qubit, les FPGA exécutent également des routines d'étalonnage continues. Par exemple, ils peuvent appliquer de petits signaux de dithering pour détecter les dérives dans les fréquences de résonance ou les gains d'amplificateur et ajuster automatiquement les impulsions subséquentes pour compenser. La mise en œuvre de ces boucles dans le matériel plutôt que dans le logiciel élimine la communication aller-retour vers un processeur hôte, réduisant considérablement la latence et permettant des corrections à des échelles de temps qui étaient auparavant inaccessibles.

Dans la correction des erreurs de code de surface, chaque qubit de données doit être mesuré à plusieurs reprises et les résultats traités pour détecter et corriger les erreurs. Cela nécessite une étape d'extraction du syndrome suivie d'un algorithme de décodage qui identifie les endroits d'erreur les plus probables. Les FPGA peuvent mettre en œuvre des décodeurs tels que l'algorithme de couplage parfait de poids minimum ou des décodeurs de fin d'union directement dans le matériel, ce qui permet de décoder les latences de quelques microsecondes. Ceci est critique parce que le temps de mémoire quantique est limité; le décodeur doit finir avant que les qubits perdent de cohérence.

Les FPGA permettent également le multiplexage de lecture en temps réel, où un seul canal ADC capture des signaux de plusieurs qubits en attribuant à chaque qubit une fréquence distincte. Le FPGA effectue la conversion numérique vers le bas pour séparer les canaux, puis applique des filtres assortis pour extraire l'état de chaque qubit en parallèle. Cette technique réduit de façon spectaculaire le nombre de câbles analogiques et de CDA nécessaires aux systèmes à grande échelle, les remplaçant par un traitement numérique du signal qui peut être reconfiguré pour différents plans de fréquences ou formes d'impulsions au fur et à mesure que les expériences évoluent.

Protocoles de communication haut débit personnalisés

Si les normes comme Ethernet et PCIe sont largement utilisées, de nombreux laboratoires quantiques développent des protocoles série personnalisés qui minimisent les frais généraux et maximisent la densité des canaux. Les FPGA excellent ici parce qu'ils permettent aux ingénieurs de concevoir exactement la couche de liaison et la structure de cadrage nécessaires, qu'il s'agisse d'un flux encodé 64b/66b léger ou d'un bus multiplexe déterministe qui consacre des créneaux horaires fixes à chaque qubit.

Un seul appareil Xilinx Zynq UltraScale+ ou Intel Agilex peut relier des modules frontaux personnalisés, des convertisseurs analogiques hors-sol utilisant l'interface JESD204B/C, et des rétrohaul Ethernet ou InfiniBand standard au système hôte, tout en maintenant une synchronisation étroite entre les canaux. Cette capacité de consolider diverses interfaces en une seule plate-forme programmable réduit la complexité du système, le câblage et le nombre de points de défaillance à l'intérieur d'un banc d'essai cryogénique.

Un autre défi important de communication est de distribuer une horloge commune sur de nombreux canaux de contrôle avec des jitters sous-picoseconde. Les FPGA peuvent agir comme aligneurs d'horloge en mettant en œuvre des circuits de réglage de phase qui verrouillent toutes les horloges à une source de référence. Pour la synchronisation globale sur plusieurs tableaux, des protocoles de latence déterministes tels que White Rabbit peuvent être mis en œuvre sur la logique FPGA, assurant que tous les canaux dans un grand réseau qubit restent compatibles avec la phase en quelques picosecondes. White Rabbit, initialement développé pour la distribution de temps dans les accélérateurs de particules, fournit la précision de synchronisation sous-nanoseconde sur des kilomètres de fibre et a été adopté par plusieurs groupes de calcul quantiques pour synchroniser les systèmes de contrôle distribués.

Les normes JESD204B et JESD204C méritent d'être mentionnées, car elles sont devenues les interfaces dominantes pour les CDA et les CAD à haute vitesse dans les systèmes de contrôle quantique. Ces normes fournissent une latence déterministe, l'agrégation des voies et la distribution intégrée des horloges, toutes essentielles pour maintenir la cohérence de phase sur plusieurs canaux de conversion.

Défis techniques et mesures d'atténuation

Malgré leurs forces, les FPGA présentent leurs propres obstacles techniques lorsqu'ils sont appliqués aux interfaces quantiques. La première est la dissipation de puissance : un FPGA moderne peut consommer des dizaines de watts, ce qui pose un problème lorsqu'il place l'électronique de contrôle dans un environnement cryogénique. Même si elle est actionnée à température ambiante, la dissipation de chaleur doit être gérée pour éviter les gradients thermiques qui affectent les circuits analogiques sensibles placés à proximité.

L'activité de commutation numérique au sein d'un FPGA peut injecter des tons fallacieux dans l'alimentation électrique et l'environnement électromagnétique, pouvant s'écouler dans les lignes sensibles de contrôle et de mesure du qubit. Les ingénieurs utilisent des plans de planches soignés avec des plans au sol analogiques et numériques séparés, des protections, des régulateurs de tension linéaire et des techniques de réglage de l'horlogerie à spectre étendu pour atténuer ces effets.

Les FPGA doivent être jumelés avec des sources d'horloge ultra-faible-jitter et un routage prudent pour maintenir la cohérence de la phase sur tous les canaux. Certains systèmes avancés utilisent des boucles à verrouillage numérique de phase sur FPGA pour corriger activement la dérive induite par la température, assurant une stabilité à long terme sur les heures de fonctionnement. Le choix de la topologie de la distribution d'horloges, qu'une seule horloge principale a été aspirée à tous les canaux, ou qu'un arbre d'horloge distribué avec réglage de phase locale a un impact significatif sur la performance sonore globale et doit être soigneusement simulé pendant la phase de conception.

L'intégrité des signaux à des débits de données multigigabits pose un autre défi technique. Les traces reliant le FPGA aux CDA et aux CAD à grande vitesse doivent être contrôlées par impédance et jumelées à quelques millimètres pour maintenir l'alignement de la synchronisation entre les canaux. Les matériaux de carte à faible perte diélectrique, comme Rogers 4003C ou Megtron 6, sont souvent nécessaires pour fonctionner à haute fréquence. Ces matériaux sont plus chers que les FR4 standard et nécessitent des procédés de fabrication spécialisés, mais l'amélioration de la qualité des signaux est essentielle pour atteindre les rapports signal-bruit nécessaires à la lecture de qubits à haute fidélité.

Tendances émergentes : Cryo-FPGA et intégration hétérogénique

L'une des frontières les plus intéressantes est le développement de FPGA compatibles avec la cryocompatibilité qui peuvent fonctionner à des températures de 4 kelvins ou même plus basses. Placer la logique de contrôle à l'intérieur du réfrigérateur de dilution raccourcit considérablement le chemin de signal analogique entre la FPGA et les qubits, réduisant l'atténuation, le bruit thermique, et le nombre de câbles coaxiaux cryogéniques coûteux.Des recherches récentes, comme le papier "Un contrôleur cryo-CMOS scalable pour les processeurs quantiques", a démontré des puces cryo-CMOS personnalisées, mais il a également été démontré que les FPGA commerciaux hors-sol fonctionnent à des températures encryogènes profondes après une caractérisation et une dégradation minutieuses.

Lorsque les FPGA standards sont refroidis à 4 K, leurs caractéristiques de transistor changent. Les tensions de seuil augmentent et la mobilité du porteur change, exigeant la revalidation des modèles de chronométrage. L'analyse statique de la chronologie à des températures cryogéniques doit tenir compte de ces changements, et les ingénieurs doivent laisser une marge de chronométrage suffisante pour assurer un fonctionnement fiable. Malgré ces défis, plusieurs laboratoires ont utilisé avec succès les FPGA à des températures cryogéniques pour le contrôle du qubit, et les fournisseurs de FPGA commencent à caractériser certains appareils pour le fonctionnement cryogénique. Intel a publié des études sur la performance cryogénique de ses FPGA, montrant qu'avec une dégradation appropriée, ils peuvent fonctionner de façon fiable à 4 K pendant de longues périodes.

Une autre tendance émergente est l'utilisation d'une intégration hétérogène 3D où les puces de la matrice FPGA sont empilées avec la mémoire, les puces analogiques de façade et même les processeurs quantiques meurent dans le même paquet en utilisant des vias via-silicon. Cela réduit la longueur d'interconnexion, améliore l'intégrité des signaux et permet un emballage plus dense.

En co-emballage des FPGA avec des émetteurs optiques, les futurs systèmes quantiques pourraient échanger des données de contrôle classiques et même des signaux quantiques sur des fibres optiques avec une latence ultra-faible et une bande passante élevée. Cette approche réduirait le nombre de câbles électriques entrant dans le cryostat et permettrait une synchronisation plus étroite entre les processeurs quantiques éloignés. Plusieurs groupes de recherche ont déjà démontré la transmission fibre optique de signaux de contrôle micro-ondes aux qubits, et l'intégration de ces liens optiques avec la logique de contrôle FPGA est un domaine de développement actif.

Mise en œuvre et études de cas dans le monde réel

Les grandes initiatives de calcul quantique reposent déjà sur les FPGA au cœur de leurs piles de commande. Rigetti Computing utilise une architecture de contrôle modulaire personnalisée basée sur les FPGA pour orchestrer ses processeurs supraconducteurs, en tirant parti de la reprogrammabilité pour accélérer les procédures d'étalonnage.Les unités de traitement quantique de la société sont contrôlées par une pile qui comprend les FPGA qui manipulent la génération de formes d'onde et la lecture au niveau le plus bas, avec l'architecture système conçue pour soutenir l'échelle de plus grands réseaux qubits à travers des cartes modulaires FPGA qui peuvent être ajoutées au besoin.

Le cadre Qiskit Pulse d'IBM expose le contrôle de niveau d'impulsion sous-jacent, qui dans de nombreuses plateformes expérimentales est mis en œuvre directement sur le matériel FPGA pour obtenir la résolution de la synchronisation requise. Le cadre permet aux chercheurs de programmer des impulsions au niveau des cycles d'horloge individuels, et les outils de compilation traduisent ces calendriers d'impulsions en données de configuration FPGA. IBM a publié des descriptions détaillées de son électronique de contrôle, qui utilisent Xilinx FPGA pour la génération et la lecture de formes d'onde, avec un firmware personnalisé qui supporte la rétroaction de faible latence requise pour les repères quantiques de volume de l'entreprise.

Dans les universités, des groupes de TU Delft et d'ETH Zurich ont publié des modèles où les cartes de développement FPGA hors-sol conduisent des qubits de spin dans les centres de silicium et de vide azoté dans le diamant, démontrant la polyvalence de l'approche à travers les modalités qubit. Le groupe Delft, en particulier, a rendu son firmware et ses piles logicielles FPGA disponibles en tant que projets open-source, permettant à d'autres laboratoires de reproduire et d'étendre leurs résultats sans commencer par zéro.

La communauté open-source a également produit des cadres tels que ARTIQ et PyRPL[ qui accélèrent le développement du contrôle quantique basé sur le FPGA. ARTIQ, développé par M-Labs et utilisé dans des institutions du monde entier, fournit un environnement de programmation de Python de haut niveau qui compile des séquences de pulsations dans les flux de bits du FPGA. Le système gère automatiquement le timing et le séquençage de bas niveau, permettant aux chercheurs de se concentrer sur la physique quantique plutôt que sur les détails du firmware du FPGA. Cette couche d'abstraction a abaissé la barrière pour les petits laboratoires d'adopter le contrôle basé sur le FPGA et a accéléré le rythme de la recherche quantique expérimentale.

Le processeur Sycamore de Google, qui a obtenu la suprématie quantique en 2019, a utilisé l'électronique de contrôle FPGA pour générer les impulsions micro-ondes précises nécessaires à ses portes haute fidélité. Le système intégré plusieurs cartes FPGA synchronisées via un réseau commun de distribution d'horloge, chaque carte traitant un sous-ensemble de qubits. L'approche de Google a démontré que le contrôle FPGA pourrait s'étendre au régime 53 qubits tout en maintenant la fidélité requise pour des calculs quantiques significatifs.

Plus récemment, des chercheurs de l'Université de technologie Delft ont démontré un contrôleur basé sur FPGA pour un code de surface 7 qubit capable de décoder en temps réel des erreurs avec des latences inférieures à 100 ns, en utilisant un Xilinx Kintex-7 FPGA. Cette expérience a montré que le décodage basé sur le matériel peut suivre le rythme du cycle de mesure requis pour le calcul quantique tolérant les défauts, en répondant à l'une des principales préoccupations d'ingénierie concernant l'évolutivité de la correction quantique des erreurs.

La feuille de route de l'entreprise comprend des plans pour l'électronique de contrôle modulaire et évolutive qui peut soutenir les processeurs avec des milliers de qubits, et les FPGA sont au cœur de cette architecture. De même, les start-ups dans l'espace de contrôle quantique, comme Quantum Machines et Zurich Instruments, ont construit leurs lignes de produits autour des systèmes de contrôle basés sur FPGA qui offrent à la fois les performances requises pour les expériences de qualité de recherche et la fiabilité nécessaire pour le déploiement commercial.

La route à suivre pour le contrôle quantitatif fondé sur l'EFGA

Les générations futures de FPGA intégreront probablement des moteurs AI et des unités multipliées de matrice durcies capables d'exécuter des décodeurs basés sur la machine pour corriger les erreurs quantiques sur puce. Le passage vers les puces et l'emballage 2.5D/3D permettra une intégration plus étroite entre le tissu FPGA, les mémoires rapides et les fronts analogiques personnalisés, tous dans un seul paquet. Les organismes de normalisation travaillent déjà sur des API et des couches de protocole communes qui absorbent le matériel de contrôle quantique, ce qui facilite l'échange des plates-formes FPGA sans redessiner la pile logicielle.

Tout comme les FPGA ont évolué pour soutenir les communications sans fil avec des blocs DSP spécialisés et des interfaces radiofréquences, les FPGA futurs conçus spécifiquement pour le contrôle quantique pourraient inclure des séquenceurs d'impulsion durcis, des moteurs de décodage d'erreurs dédiés et des chaînes intégrées de génération de signaux à micro-ondes. Ces FPGA spécifiques à l'application offriraient des performances et une puissance plus faible que les appareils à usage général, au prix d'une flexibilité réduite.

La collaboration entre les fabricants de FPGA, les concepteurs de matériel quantique et les experts cryogéniques restera essentielle. Des feuilles de route conjointes sont nécessaires pour produire des appareils caractérisés pour fonctionner à basse température, soutenir les taux de données requis et inclure des interfaces natives pour les circuits de conditionnement de signaux uniques des processeurs quantiques.

L'écosystème logiciel autour du contrôle quantique basé sur le FPGA se développe également rapidement. Les outils de synthèse de haut niveau qui compilent le code Python ou C++ directement dans la logique du FPGA deviennent plus capables, réduisant ainsi le besoin pour les ingénieurs matériels d'écrire le code de niveau de transfert de registre en VHDL ou Verilog. Ces outils permettent aux chercheurs quantiques d'expérimenter de nouveaux algorithmes de contrôle sans expertise profonde du FPGA, accélérant le rythme de l'innovation.

Grâce au mélange unique de vitesse, de parallélisme et d'adaptabilité de la logique programmable, les FPGA sont devenus indispensables à la génération actuelle de systèmes quantiques. Ils permettent aux chercheurs de compresser la boucle de rétroaction, d'explorer de nouveaux paradigmes de contrôle et d'évaluer leurs expériences sans attendre le silicium personnalisé.