Introduction : Le rôle critique de la via Fan-Out dans la conception de PCB à haute densité

Les appareils électroniques modernes exigent une fonctionnalité toujours croissante dans les petits facteurs de forme, ce qui entraîne l'adoption de paquets de puces à haute densité, comme les réseaux de grilles à billes (BGA), les paquets sans plomb à plat quad (QFN) et les modules système-emballage (SiP). Le succès de ces modèles repose sur la capacité de diriger efficacement les signaux des broches de paquets à couches internes d'un circuit imprimé (PCB). Ce défi de routage est relevé par via fan-out – le placement stratégique, le calibrage et la connexion de vias qui distribuent les signaux électriques de l'empreinte de composant aux traces et aux plans de la carte.

Les fondamentaux de la Via Fan-Out dans les designs haute densité

Dans les conceptions d'interconnexion haute densité (HDI), le pas entre les coussinets de composants peut être aussi petit que 0,4 mm ou moins, laissant une marge minimale pour les traverses standard. Le modèle d'interconnexion des ventilateurs doit équilibrer plusieurs exigences concurrentes : suffisamment de vias pour gérer les connexions E/S et puissance/sol, une clairance suffisante pour la fabrication et une impédance contrôlée pour préserver la qualité du signal. Les principaux défis comprennent densité de routage (combien de signaux peuvent être échappés par couche), contrôle de l'impédance (maintenant une impédance caractéristique constante par la transition), et fiabilité mécanique[ (évitant les fractures de contrainte du cycle thermique).

Comprendre la parasite par la voie dans le fan-out

Chaque fois, introduit une capacité parasitaire, une inductance et une résistance qui dégradent les signaux à grande vitesse. L'effet de la tige – la partie inutilisée d'un trou traversant au-delà de la couche cible – crée des nuls résonants à certaines fréquences. Dans les conceptions de ventilateur, minimiser la longueur de la tige par une affectation minutieuse de la couche ou un forage en arrière est essentiel pour maintenir l'intégrité du signal au-dessus de 10 Gbps.

Types de Vias et leurs rôles dans le fan-out

Le choix de la bonne technologie est le fondement d'une conception efficace de l'out ventilateur. Chaque type offre un compromis différent entre la densité de routage, le coût et les performances électriques.

Vias traversantes

Les vias de forage sont l'option la plus simple et la plus rentable, mais ils consomment de l'espace sur toutes les couches et créent de longs talons. Ils sont acceptables pour les paquets à faible densité avec des emplacements supérieurs à 1 mm. Pour les paquets à haute densité, les vias de forage sont généralement utilisés uniquement pour les connexions de puissance et de sol ou dans le cadre d'un arrangement via-in-pad avec remplissage de résine et de captage.

Microvias

Les microvias sont des trous percés au laser avec des diamètres généralement de 0,1 mm à 0,2 mm et des rapports d'aspect jusqu'à 1:1. Elles sont formées par lamination couche par couche dans des processus de constitution séquentielle (SBU). Les microvias sont les chevaux de travail de l'éventage HDI parce qu'ils permettent de placer les vias directement dans le pitch du pad BGA. Ils peuvent être empilés ou décalés pour créer des couches d'interconnexion sans consommer de canaux de routage sur les couches internes.

Vias aveugles et enterrées

Les vias aveugles relient une couche externe à une ou plusieurs couches intérieures sans passer par la carte entière. Les vias enterrés ne relient que des couches intérieures et sont invisibles de la surface. Ces via types permettent des motifs complexes de fan-out où les couches extérieures sont réservées pour l'échappement par pointe fine BGA et les couches internes gèrent des traces plus longues.

Technologie de la voie de communication

Placer un via directement à l'intérieur d'un bloc de composants, connu sous le nom de via-in-pad, permet de laisser un espace de routage supplémentaire, mais nécessite un contrôle minutieux du processus. Le via doit être rempli d'un époxy non conducteur (ou d'un bouchon en cuivre) puis plaqué sur le côté pour créer une surface plate et soudée.

Lignes directrices de conception de base pour l'optimisation de la via ventilateur-out

Les lignes directrices suivantes sont tirées des meilleures pratiques de l'industrie, des normes de la CIB et des résultats empiriques obtenus grâce à des conceptions à haute vitesse de PCB.

1. Minimiser les dimensions et le point de départ

Pour les modèles HDI, les microvias avec un diamètre de 0.1 mm (4 mil) et un diamètre de 0.3 mm (12 mil) sont courantes. Cependant, les microvias plus petites augmentent le rapport d'aspect et peuvent nécessiter un forage laser plus avancé. Consultez toujours la matrice de capacité du fabricant de BPC avant de choisir un minimum par tailles. Une règle pratique : utiliser le plus grand via qui permet encore le nombre requis de rangées de ventilateur pour votre pas de colis. Pour un point de 0,5 mm BGA, un tampon de 0,3 mm ne laisse que 0,2 mm pour la trace, ce qui est serré mais réalisable avec des tolérances modernes d'arrachage.

2. Placement stratégique par voie pour l'intégrité des signaux

Pour les paires différentielles à grande vitesse, gardez les voies symétriques et appariez à la longueur de chaque chemin de signalisation. ]Les voies de retour[ (également appelées vias de couture) doivent accompagner le signal par des voies de référence chaque fois que le signal change; ces vias de sol fournissent un chemin de faible impossibilité pour les courants de retour et réduisent l'IME. Dans la distribution de puissance, placer plusieurs petites voies parallèlement à la baisse de la boucle inductive pour les régulateurs de tension du cœur.

3. Gérer la capacité et l'inductance

Pour réduire la capacité parasitaire d'un via, il est possible de réduire la capacité en utilisant plusieurs vias en parallèle pour les connexions puissance/sol. Pour les filets critiques à grande vitesse, il est possible de considérer le forage en arrière par trou par des stubs pour éliminer les fréquences de résonance. Dans la simulation, une microvia de 0,2 mm contribue à environ 0,3 pF et une inductance de 0,5 nH; empiler deux microvias double ces valeurs à peu près. Utilisez des résolveurs de champ 2,5D ou 3D pour modéliser la capacité exacte par transition pour votre empilement.

4. Utiliser le Via-in-Pad avec parcimonie mais efficacement

Le via-in-pad est puissant mais coûteux.Réservez-le pour les paquets avec des vias <0.65 mm where dog-bone patterns are impossible. When used, ensure the via is completely filled with a low-CTE epoxy and plated flat to prevent solder voids and tombstoning. Some manufacturers recommend remplis et plafonnés avec un fini nickel/or pour le soudage direct. Évitez de placer des composants sensibles à la chaleur directement sur les via-in-pads non remplis, comme le souder peut mouiller dans le via pendant le reflow.

5. Optimiser l'emboutage des calques et l'assignation par voie

Un empilement typique de ventilateurs de type HDI BGA peut ressembler à : couche supérieure (L1) avec microvias à L2, plan/puissance L2, signal L3, plan L4, signal L5, plan L6, signal L7, microvias inférieures L8 (pour HDI symétrique). Chaque paire de couches peut échapper à un nouvel anneau de boules de BGA. Le nombre de couches nécessaires est environ deux fois plus grand que le nombre de rangées de ventilateurs. Pour un pas de 0,8 mm BGA avec 500 I/O, six à huit couches avec deux étapes de constitution séquentielle sont typiques. Utilisez un modèle comme « étranglé » ou « centré » selon la densité de routage; le plan décalé crée plus de place pour les traces entre les vias adjacents.

6. Compte de gestion thermique

Pour les paquets QFN avec un tampon exposé, placer une grille de petits vias thermiques (0,3 mm de diamètre avec 1,0 mm de hauteur) directement sous le tampon. Connecter ces vias à de gros vers de cuivre sur les couches internes. Utilisez une combinaison de trous et enterrés par des réseaux pour les IC dissipant plus de 2 W. Assurez-vous que les vias thermiques ne sont pas placés au centre des régions de sortie du ventilateur de signal où ils pourraient bloquer les traces critiques.

Simulation et vérification des conceptions de ventilateurs

Avant de s'engager dans la fabrication, vérifiez votre conception de ventilateur à l'aide d'outils de simulation électromagnétique . Les solutions de champ 2.5D (p. ex., ADS Keysight, Cadence Sigrity, Ansys SIwave) peuvent être modélisées avec précision par des transitions allant jusqu'à 40 Gbps. Les mesures clés à extraire comprennent la perte d'insertion (S21), la perte de retour (S11) et l'impédance de réflectométrie dans le temps (TDR). Simulez le pire cas par un stub; si la fréquence résonante se situe dans la bande passante du signal, le retour ou l'utilisation de vias aveugles.

Contraintes de fabrication et conception pour la fabrication (DFM)

L'optimisation ne signifie rien si la conception ne peut pas être construite de façon fiable. Adhérer aux lignes directrices suivantes de la DFM, se référant à IPC-6012C (qualification et spécification de performance pour les PCB rigides) et IPC-2315 (Guide de conception de l'IDH).

Paramètres clés DFM pour la sortie de ventilateurs

  • Diamètre minimal du perçage:[ Pour les traverses de trous, 0,2 mm; pour les microvias, 0,075 mm (3 mil) avec un rapport d'aspect ≤1:1.
  • Anneau annulaire minimal: Classe 2: 0,05 mm; Classe 3: 0,1 mm.
  • Espacement de la voie à la voie:[ Au moins 0,2 mm pour le trou de traverse, 0,1 mm pour les microvias (selon le fabricant).
  • Tolérance d'enregistrement:[ Les étapes de laminage séquentiel introduisent une erreur d'alignement de ±0,05 mm; empilez les microvias avec soin.
  • Matériaux de remplissage de la voie:[ Le remplissage d'époxy non conducteur doit être sans vide et plan à ±0,013 mm.
  • Épaisseur du revêtement du cuivre:[ 20 μm minimum (0,8 mil) dans les traverses de trous de travers pour la classe 2.

La plupart des fabricants de BPC fournissent une analyse gratuite de la DFM (p. ex., Sierra Circuits DFM[ ou Eurocircuits DFM[) qui met en évidence des problèmes potentiels comme la création de l'éclat, l'absence d'anneau annulaire ou les violations via-in-pad.

Vérifications de la règle de conception (DRC) pour les ventilateurs sortants

Configurez les DRC dans votre outil EDA spécifiquement pour la région de sortie du ventilateur : dégagement minimum via-à-pad, dégagement minimum trace-à-via (0,08 mm pour standard, 0,06 mm pour HDI) et par anneau annulaire basé sur la taille de la perceuse. Utilisez une classe de contrainte pour chaque type net (signal, puissance, sol) pour attribuer différentes tailles et valeurs antipad. Exécutez des contrôles par lots via stubs – marquez tout trou traversant via qui passe par plus de trois couches inutilisées.

Techniques avancées de sortie de ventilateur pour la densité extrême

Pour les emplacements de colis inférieurs à 0,4 mm ou très hauts nombres d'entrées/sorties (au-dessus de 1000), la sortie standard de l'IDH peut être insuffisante.

Emballage à l'extérieur de l'éventail de Wafer (FOWLP)

FOWLP redistribue les tampons de paquet sur une zone plus grande en utilisant un procédé de galvanisation moulé, puis aspiré sélectivement aux piliers de cuivre. Cette technique n'est pas strictement un ventilateur de PCB, mais est de plus en plus intégrée dans les substrats de niveau module.

Sauter les vias et les condensateurs enterrés

Les vias de saut (également appelés trous traversants par des couches de saut) permettent à un via de contourner plusieurs couches et de se terminer à une couche plus profonde, réduisant la longueur du talon sans perçage arrière. Certains modèles HDI utilisent des composants passifs intégrés (condensateurs, résistances) à l'intérieur du PCB près de la région de sortie du ventilateur pour améliorer l'impédance PDN.

Via l'aggloméré pour augmenter les canaux de trace

Au lieu de les aligner dans une grille, les étaler dans un motif hexagonal (approximation), ce qui augmente le nombre de traces qui peuvent être acheminées entre les vias de 15 à 20 % par rapport à une grille rectangulaire. L'échange est une légère augmentation des calculs d'espacement via-trace.

Conclusion : Équilibrer la densité, le rendement et le coût

En suivant les lignes directrices énoncées dans cet article – en minimisant par la taille, en les plaçant stratégiquement pour l'intégrité du signal et de la puissance, en utilisant la simulation tôt et en effectuant des contrôles rigoureux DFM – les ingénieurs peuvent échapper de façon fiable aux paquets de puces à haute densité tout en maintenant la qualité du signal et les rendements de production. La clé à retenir est que tout via est un compromis: plus petit est mieux pour la densité mais plus difficile à fabriquer; moins de vias réduisent les coûts mais peuvent dégrader les performances de PDN. Utilisez une approche systématique et axée sur la simulation, et collaborez toujours avec votre fabricant de PCB pour définir la meilleure stratégie de fan-out pour votre paquet et application spécifiques.