Les microprocesseurs, les moteurs de l'informatique classique, doivent évoluer pour pouvoir accueillir des bits quantiques (qubits) qui fonctionnent selon des principes physiques fondamentalement différents. La fabrication de ces puces hybrides nécessite des techniques de fabrication innovantes qui garantissent la compatibilité, la stabilité et l'évolutivité. Cet article examine les avancées les plus prometteuses dans la fabrication de microprocesseurs qui ouvrent la voie à l'intégration de calcul quantique, les obstacles techniques qui subsistent et ce que ces évolutions signifient pour l'avenir du calcul.

La nécessité de nouvelles approches de microfabrication

Les microprocesseurs classiques sont construits en utilisant des procédés complémentaires bien établis de semiconducteurs métal-oxyde (CMOS) optimisés pour le fonctionnement à température ambiante et la logique binaire. Les qubits exigent cependant des environnements d'ordre de grandeur plus stricts, souvent à des températures millikelvines, avec une isolation extrême du bruit électromagnétique, et avec des tolérances de fabrication mesurées en atomes.

Les chercheurs développent donc des flux de fabrication qui peuvent gérer à la fois les couches d'interconnexion métallique à haute densité de la logique classique et les structures délicates, souvent bidimensionnelles, qubit.Cette fabrication à double usage nécessite des innovations à chaque étape : sélection des substrats, dépôt, lithographie, gravure et emballage. L'objectif est de produire des puces où l'électronique de contrôle classique et qubits coexistent sur le même substrat ou dans le même paquet, permettant une communication à faible latence et réduisant les frais de câblage externe.

Principaux progrès technologiques

Lithographie ultraviolet (VUE)

La lithographie ultraviolette extrême (à 13,5 nm de longueur d'onde) a déjà permis la création de transistors avec des dimensions de caractéristiques inférieures à 10 nm dans des nœuds avancés comme Intel 4 et TSMC N3. Pour les circuits quantiques, EUV fournit la résolution nécessaire pour modéliser les électrodes qubit, les jonctions Josephson et les résonateurs de couplage avec une précision sans précédent. Une jonction Josephson, le noyau d'un qubit supraconducteur, ne nécessite une barrière isolante que quelques nanomètres d'épaisseur.

Des expériences récentes ont démontré que les structures définies par EUV en aluminium et en niobium peuvent atteindre les densités critiques de courant nécessaires pour les qubits transmonaires stables. Bien que les outils EUV soient coûteux et nécessitent des environnements de vide, leur adoption dans la fabrication quantique s'accélère, car les fonderies cherchent à offrir des procédés spécialisés pour les clients du calcul quantique.

3D Intégration hétérogénique

L'intégration monolithique des qubits et des transistors classiques sur le même diage est difficile parce que les budgets thermiques et les matériaux diffèrent considérablement. L'intégration hétérogène 3D contourne cette situation en empilant des matrices fabriquées séparément en utilisant des vias de silice (TSV) et des liaisons micro-bombes. Les matrices quantiques, contenant des réseaux de qubits supraconducteurs, sont fabriquées dans des procédés dédiés qui évitent la contamination par les métaux CMOS, tandis qu'un diète de contrôle séparé abrite la lecture et la commande électronique à une température plus élevée (p. ex., 4 K). Les deux matrices sont ensuite reliées à des interconnections à haute densité.

Intel a démontré une puce de test quantique 3D qui relie un tableau de 12 qubits à un contrôleur cryogénique utilisant des micro-bombes de 49 μm de hauteur. Les TSV sont gravés dans l'interposeur de silicium et plaqués avec des supraconducteurs pour maintenir une faible résistance à la température mK. On peut lire plus loin sur le processus Intels dans leurs publications de recherche quantique.

Innovations en matériaux supraconducteurs

Les qubits supraconducteurs utilisent généralement des électrodes en aluminium ou en niobium avec une barrière en tunnel à oxyde d'aluminium mince. Cependant, les performances de ces matériaux sont limitées par le bruit de deux niveaux du système (TLS) provenant des oxydes amorphes aux interfaces. Les innovations récentes comprennent l'utilisation du tantale, qui forme un oxyde natif plus stable, et des films de niobium-titanium-nitride (NbTiN) qui présentent des températures critiques plus élevées et des pertes micro-ondes plus faibles.

Une autre direction prometteuse est l'utilisation de supraconducteurs cristallins comme le rhénium et les alliages de molybdène-rhénium, qui peuvent être cultivés épitaxiquement sur des substrats de silicium ou de saphir.Ces matériaux éliminent les limites de grain qui contribuent au bruit.Le groupe MIT‐Lincoln Laboratory a montré que les qubits fabriqués avec le rhénium présentent des temps de cohérence supérieurs à 300 μs, une amélioration de 2–3× par rapport aux qubits d'aluminium standard.

Développement de procédés compatibles cryogéniques

Les étapes de fabrication elles-mêmes doivent fonctionner de façon fiable à des températures cryogéniques. Par exemple, lorsque les plaquettes sont refroidies à 4 K, les erreurs de dilatation thermique entre les matériaux peuvent causer du stress et de la délamination.

Les stations de détection cryogéniques, intégrées dans la ligne de mesure, permettent des essais électriques immédiats à des températures mK sans enlever les wafers. Cette boucle de rétroaction raccourcit les cycles de développement en identifiant tôt les performances médiocres du qubit. Des entreprises comme Quantware et Seeqc ont investi dans des cryo-fabs dédiés qui combinent des outils CMOS standard avec des modules cryo-évalués. Le processus Seeqc est un exemple d'écoulement de fabrication cryogénique à l'échelle commerciale.

Surmonter les défis critiques

Cohérence et décohérence de Qubit

La métrique centrale d'une qualité qubits est son temps de cohérence, la durée sur laquelle l'information quantique reste intacte. La décohérence résulte du couplage au bruit environnemental : fluctuations de charge, bruit de flux et phonons. Les innovations de fabrication attaquent directement ces sources. Par exemple, l'utilisation d'interfaces superconducteur-isolants épitaxiques réduit le bruit TLS par ordre de grandeur. La propreté de la fabrication (nombre de particules ultra-faible, recuit sous vide et passivation en surface in-situ) a augmenté de T1 (temps de relaxation énergétique) de dizaines de microsecondes à plus de 500 μs dans les récents qubits transmonaires.

Une autre approche consiste à fabriquer des qubits avec un écart de -------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Gestion thermique à température cryogénique

Lorsqu'un microprocesseur classique fonctionne à des températures cryogéniques, la chaleur dissipée par des milliards de transistors doit être éliminée efficacement tout en maintenant le réseau qubit inférieur à 20 mK. Les thermopuces standard sont inefficaces parce que les matériaux comme le silicium ont une mauvaise conductivité thermique à basse température.

De plus, l'électronique de commande elle-même doit fonctionner à 4 K avec une dissipation de faible puissance. La logique monoflux-quantum (SFQ), basée sur les jonctions Josephson, peut fonctionner avec une puissance de microwatt par porte et des interfaces naturellement avec des qubits supraconducteurs. La fabrication de circuits SFQ nécessite des processus similaires à ceux des qubits mais avec une uniformité de courant critique de jonction plus serrée.

Scénario et rendement

Aujourd'hui, les processeurs quantiques contiennent des dizaines à quelques centaines de qubits. Les ordinateurs quantiques résistants aux défauts nécessitent des millions de personnes. L'augmentation de la fabrication à ces nombres exige des taux de rendement supérieurs à 99,99 % pour chaque composant qubit. Ceci est bien au-delà des niveaux actuels où la variabilité et les défauts de jonction causent un taux de défaillance de 10 à 20 % par wafer.

La co-optimisation des processus (PDCO) — une méthodologie empruntée au CMOS avancé — est maintenant appliquée à la mise en page qubit. En simulant le comportement électrique et quantique des mises en page candidates avant la fabrication du masque, les fonderies peuvent identifier les structures sensibles au désalignement ou à la variation de gravure. IBM et Google ont tous deux rapporté en utilisant l'apprentissage automatique pour identifier rapidement les paramètres de fabrication optimaux qui maximisent le rendement de cohérence dans une wafer.

Architecture pour l'intégration quantique-classique

Contrôle électronique sur le pouce

Un goulot d'étranglement majeur dans les systèmes quantiques actuels est le câblage entre le matériel de contrôle de température ambiante et la puce cryogénique. Chaque qubit nécessite généralement un câble coaxial pour l'entraînement et la lecture à micro-ondes, ce qui introduit le retard, la charge thermique et le coût. L'électronique de contrôle de crampage sur la même puce ou paquet que les qubits réduit ces problèmes.

Plusieurs groupes ont démontré des amplificateurs opérationnels, des convertisseurs numériques à analogiques et des générateurs de fréquence dans 28 nm CMOS qui fonctionnent à 4 K avec < 1 mW power per channel. These circuits are then monolithically integrated or 3D‑stacked with the qubit layer. The Le papier nature sur le contrôle de cryo-CMOS fournit une référence détaillée de ces systèmes.

Logique de correction d'erreur quantique

L'intégration de cette logique classique au niveau cryogénique nécessite des CAS ou des FPGA personnalisés massifs qui peuvent effectuer le décodage à des latences de sous-microsecondes. La fabrication de ces CAS utilise les mêmes nœuds avancés (7 nm, 5 nm) mais avec des SRAM spécialisés et des routages qui tolèrent les perturbations dues aux rayonnements dans l'espace? En fait, les conditions cryogéniques réduisent les effets des rayonnements, mais l'opération à basse tension augmente la sensibilité.

Google , le processeur Sycamore et les appareils suivants intègrent une couche de logique de contrôle classique qui effectue des cycles de correction d'erreur en moins de 1 μs. La fabrication de ces puces utilise un processus personnalisé de 22 nm avec des vias vias via-filtre se connectant à la couche qubit. L'objectif est d'héberger éventuellement le moteur de correction d'erreur entier sur une seule puce, éliminant complètement les câbles externes.

Orientations futures

Qubits basés sur le diamant

Bien que la plupart des efforts actuels soient axés sur les qubits supraconducteurs, les centres de la vacance de l'azote (VN) dans le diamant sont devenus des qubits robustes qui fonctionnent à température ambiante. Leur intégration avec les microprocesseurs conventionnels nécessite la fabrication de substrats diamantés sur silicons et le placement précis de centres de VN. Les progrès récents dans l'écriture laser et l'implantation ionique permettent la création de réseaux de VN avec 50 nm de précision de positionnement.

Intégration de la photonique en silicone

Les informations quantiques peuvent également être codées dans des photons. La photonique en silicone, où la lumière est guidée dans des guides d'ondes en silicium, peut générer et manipuler des qubits photoniques avec des processus compatibles CMOS. La fabrication de sources sur puce (mélange spontané à quatre ondes), de décalages de phase et de détecteurs utilisant des fonderies de grande taille est déjà possible.

Combinant des détecteurs nano-photons supraconducteurs (SNSPD) et des circuits photoniques en silicium est un domaine d'innovation de fabrication actif. Les SNSPD sont fabriqués à partir de films nitride niobium ou hafnium; ils sont déposés et gravés directement sur la couche photonique en silicium. Le défi est d'aligner le nanofil précisément sur le noyau du guide d'onde avec une précision de sous‐10 nm. Les résultats récents du MIT et du NIST montrent des détecteurs alignés avec une efficacité quantique > 90 %.

Impact social et industriel

En cryptographie, les puces hybrides quantiques pourraient mettre en œuvre l'algorithme Shor , sur des accélérateurs dédiés, tout en maintenant un hôte classique pour l'entrée/sortie et la sécurité. La découverte de médicaments pourrait tirer parti de la simulation quantique des interactions moléculaires, avec des parties quantiques fabriquées à côté des processeurs de données classiques.

Les industries qui comptent sur la simulation et l'optimisation rapides — aérospatiale, automobile, logistique — verront des avantages directs. Toutefois, le changement sera progressif. Les premières applications seront probablement dans l'optimisation d'inspiration quantique et l'apprentissage automatique amélioré quantique, où le microprocesseur classique gère la majeure partie de la charge de travail et le noyau quantique résout des sous-problèmes spécifiques.

L'industrie des semi-conducteurs elle-même est à gagner. La demande d'emballages avancés (3D empilage, TSV) et de matériaux spécialisés (superconducteurs, diélectriques cryogéniques) ouvre de nouveaux flux de revenus pour les fonderies.Les fabricants d'équipements développent déjà des outils pour les dépôts de films minces de qualité qubit.

Conclusion

La fabrication de microprocesseurs pour l'intégration de calcul quantique progresse sur plusieurs fronts : la lithographie pour créer des caractéristiques à l'échelle atomique, l'intégration hétérogène pour épouser des matériaux et des zones de température disparates, de nouveaux supraconducteurs qui prolongent la cohérence qubit, et des processus cryo-adaptés qui rapprochent l'électronique de contrôle des qubits. Les défis en matière de cohérence, de gestion thermique et de rendement demeurent redoutables, mais le rythme de l'innovation s'accélère.