L'évolution du traitement numérique des signaux dans les réseaux de prochaine génération

La transition de 4G LTE à 5G New Radio (NR) représente un changement fondamental dans la conception, le déploiement et l'exploitation des réseaux d'accès radio. Au cœur de cette transformation se trouve le processeur de signal numérique (DSP), une architecture de microprocesseurs spécialisée qui a été constamment réinventée pour répondre aux exigences strictes en matière de performances, de latence et d'efficacité de l'infrastructure 5G.

Cet article explore la trajectoire technique des processeurs DSP au sein des systèmes de communication 5G, en examinant les capacités actuelles, les innovations architecturales et l'orientation probable du développement futur. Il ne cherche pas à prédire chaque changement de marché mais se concentre plutôt sur les réalités techniques qui définissent la prochaine génération de matériel de traitement de signaux.

Les fonctions de base des processeurs DSP dans les réseaux d'accès radio 5G

Modulation et démodulation en temps réel

Dans tout système cellulaire, la couche physique (PHY) est responsable de la conversion des données numériques en formes d'onde analogiques adaptées à la transmission en vol. 5G NR utilise le multiplexage orthogonal de la division de fréquence (OFDM) avec préfixe cyclique, un schéma qui exige des transformations à grande vitesse Fourier, l'estimation des canaux et l'égalisation. Les processeurs DSP excellent à exécuter la transformation rapide Fourier (FFT) et son inverse, qui sont nécessaires pour chaque symbole OFDM. Une station de base 5G typique peut traiter des milliers de symboles OFDM par seconde à travers des centaines de sous-porteurs, plaçant les exigences extrêmes de débit sur le pipeline DSP.

MIMO en faisceaux et massifs

L'une des caractéristiques de signature de 5G est l'utilisation de réseaux d'antennes multisorties (MIMO) à entrées multiples, souvent avec 64, 128 ou même plus d'éléments. Pour chaque élément d'antenne, le DSP doit appliquer des poids complexes de phase et d'amplitude pour diriger le faisceau dans la direction souhaitée. Ce calcul de faisceau de formation est intrinsèquement parallèle et intensif en multiplication, ce qui en fait une charge de travail naturelle pour les architectures orientées DSP.

Codage de la chaîne : Codes LDPC et Polar

5G NR utilise des codes de contrôle de la parité de faible densité (LDPC) pour les canaux de données et des codes polaires pour les canaux de contrôle. Le décodage LDPC et le décodage polaire nécessitent des algorithmes itératifs ou successifs de suppression qui sont intensifs en calcul. Les DSP optimisés pour les communications comprennent des ensembles d'instructions spécialisés et des chemins de données qui accélèrent la propagation des croyances et le décodage des listes.

Correction d'erreurs et gestion de la retransmission

La demande de répétition automatique hybride (HARQ) combine la correction d'erreur vers l'avant avec des protocoles de retransmission. Le DSP doit gérer le soft-combinage des retransmissions et maintenir jusqu'à 16 processus HARQ par utilisateur. Cela nécessite un accès à la mémoire à faible latence et des machines d'état efficaces, qui sont toutes deux facilitées par l'architecture de mémoire étroitement couplée typique des DSP.

Tendances actuelles de l'architecture des processeurs DSP pour la 5G

Conceptions multi-cores hétérogéniques

Ainsi, les puces modernes utilisent des architectures hétérogènes qui combinent des cœurs CPU à usage général, des cœurs DSP et des accélérateurs matériels. Par exemple, un système sur puce (SoC) typique peut inclure quelques cœurs ARM Cortex-A pour le traitement de plan de commande, plusieurs cœurs Tensilica ou CEVA DSP pour le traitement de couches PHY, et des accélérateurs dédiés pour le décodage FFT, LDPC et la formation de faisceaux. Cette division de travail permet à chaque bloc de fonctionner à une efficacité énergétique optimale tout en maintenant des contraintes en temps réel.

Les principaux fournisseurs tels que Qualcomm, MediaTek et Samsung intègrent ces conceptions hétérogènes dans leurs chipsets de modem 5G. La tendance à la désagrégation est également évidente dans les architectures Open RAN, où l'unité radio (RU) et l'unité distribuée (DU) peuvent utiliser différentes configurations DSP optimisées pour leurs rôles spécifiques.

Radio et programmabilité définies par le logiciel

Bien que les accélérateurs matériels offrent une efficacité maximale, les approches logicielles offrent une flexibilité pour tenir compte de l'évolution des normes 5G (p. ex., version 16, 17, 18) et des optimisations propriétaires. Les DSP dotés de cœurs entièrement programmables permettent aux fournisseurs de stations de base de mettre à niveau les implémentations d'algorithmes en vol. Cette programmabilité est essentielle pour les fonctions comme l'agrégation des transporteurs, le partage dynamique du spectre et le slicement du réseau.

Les DSP avancés prennent désormais en charge les modèles de programmation agnostique vectoriel de longueur, tels que ceux activés par l'extension vectoriel RISC-V (RVV). Cela permet de coder une largeur vectoriel pour les différentes implémentations matérielles.

Efficacité énergétique et gestion thermique

La consommation d'énergie DSP est un facteur important. Pour atténuer cette situation, les architectes de puces utilisent des systèmes de rainure d'horloges agressifs, des systèmes de rainure de puissance, des systèmes de tension dynamique et de fréquence (DVFS) et des technologies de procédés à faible fuite. Le passage à des nœuds de fabrication de 5nm et 3nm offre des améliorations de densité et de puissance de transistor, mais à un coût et une complexité de conception croissants.

La gestion thermique est devenue une contrainte de conception de premier ordre. Les DSP sont souvent intégrés dans des paquets avec des répartiteurs de chaleur et des solutions de refroidissement liquide pour les stations de macrobase.

Intégration de l'intelligence artificielle et de l'apprentissage automatique

L'application de l'IA/ML au traitement des signaux 5G, parfois appelé «AI pour l'interface air», est un domaine de recherche actif. Les DSP commencent à intégrer des accélérateurs de réseau neuronal léger ou des unités de multiplication de matrice (réseaux systoliques) qui peuvent exécuter des modèles d'inférence pour l'estimation des canaux, la prédiction du faisceau et l'atténuation des interférences.

Cependant, l'intégration de l'IA dans les pipelines DSP en temps réel n'est pas simple. Les contraintes de latence en 5G exigent une inférence pour se terminer en microsecondes. Cela a stimulé le développement de noyaux hybrides DSP-AI qui partagent des chemins de mémoire et de données, minimisant ainsi le mouvement des données.

Orientations futures : Processeurs DSP au-delà de la 5G et de la 6G

Traitement des signaux sous-THz et MmWave

6G devrait fonctionner à des fréquences supérieures à 100 GHz, en utilisant des bandes passantes massives pouvant dépasser 10 GHz par transporteur. À ces fréquences, les taux d'échantillonnage requis pour la conversion analogique à numérique (ADC) et la conversion numérique à analogique (DAC) vont pousser dans les dizaines de giga-échantillons par seconde. Les DSP devront fonctionner à des vitesses d'horloge correspondantes élevées ou adopter des architectures massivement parallèles avec des milliers d'éléments de traitement pour soutenir le débit.

DSPs d'inspiration quantique et photonique

Bien que les DSP quantiques purs ne soient pas imminents, des accélérateurs classiques-quantiques hybrides qui déchargent des problèmes combinatoires spécifiques sont en cours d'étude. De même, les DSP photoniques qui traitent les signaux dans le domaine optique promettent une latence ultra-faible et une efficacité énergétique, mais restent à un stade expérimental précoce.

Architectures DSP distribuées et autochtones

Les futurs réseaux vont pousser le traitement plus profond dans l'infrastructure. Au lieu de centraliser tous les traitements de bande de base à une station de base ou un bureau central, les tâches DSP peuvent être réparties sur un maillage de microprocesseurs dans le réseau d'antennes, l'unité radio et le point d'accès.

La spécification de l'O-RAN Alliance pour l'interface fronthaul entre l'unité radio et l'unité distribuée suppose déjà que certaines fonctionnalités DSP (p. ex., le traitement au niveau des symboles) résident dans l'O-RU. Au fil du temps, la limite entre l'accélération matérielle et le traitement défini par logiciel continuera de brouiller.

Sécurité et cryptographie

Les réseaux 5G mettent en place une forte protection de chiffrement et d'intégrité pour les données utilisateur et la signalisation. À mesure que les applications IoT critiques et le scénographie réseau deviennent plus répandues, les DSP peuvent intégrer des accélérateurs cryptographiques dédiés pour des algorithmes comme AES, SNOW 3G et ZUC.

Principaux défis à relever pour adopter le PSD dans l'infrastructure 5G

Coût et complexité des nœuds de processus avancés

Pour les équipements d'infrastructure, les volumes sont plus faibles, ce qui rend plus difficile l'amortissement des coûts de nœuds avancés, ce qui peut entraîner une utilisation accrue des réseaux de portes programmables sur le terrain (GAFP) et des produits standard spécifiques à l'application (ASSP) qui tirent parti des nœuds plus anciens mais moins chers.

Déterminisme et calendrier en temps réel

Le traitement physique des couches 5G a des délais de temps stricts – souvent dans la gamme de microsecondes de sous-100 pour certaines opérations. Les cœurs DSP doivent être conçus avec une exécution déterministe de l'instruction et une faible latence d'interruption. Les conceptions multi-cœurs peuvent introduire une contestation imprévisible pour les caches et la mémoire partagées.

Complexité et vérification du firmware

Le firmware 5G moderne peut comprendre des centaines de milliers de lignes de code, souvent écrites dans un mélange de C/C++ et d'assemblage. La vérification que le firmware répond à la fois aux exigences fonctionnelles et aux exigences de synchronisation dans tous les modes d'exploitation est extrêmement difficile. Des simulations rigoureuses, des vérifications formelles et des tests matériels dans la boucle sont essentiels.

Impact sur l'infrastructure de communication: les cas d'utilisation qui conduisent à l'évolution

Internet des objets (IdO) et communications massives de type machine

5G prend en charge mMTC (communications de type machine volumétrique) avec jusqu'à 1 million d'appareils par kilomètre carré. Les DSP des stations de base IoT doivent gérer la configuration et la libération de connexion à des taux élevés tout en maintenant une faible consommation d'énergie.

Véhicules autonomes et V2X

La communication véhicule-tout (V2X) nécessite des liaisons ultra-fiables à faible latence (URLLC) avec des retards de bout en bout inférieurs à 10 ms. Les DSP dans les unités routières (RSU) et à bord (OBUs) doivent traiter les données de fusion des capteurs et échanger des messages de sensibilisation coopératifs.

Automatisation industrielle et réseaux privés 5G

Les réseaux privés 5G (réseaux non publics) sont déployés dans les usines, les ports et les mines pour soutenir l'IoT industrielle et les véhicules guidés automatisés. Les DSP dans ces déploiements doivent gérer l'horaire déterministe, l'intégration de réseaux sensibles au temps (TSN) et la coexistence avec le Wi-Fi et d'autres technologies locales. La capacité de personnaliser le firmware DSP pour des protocoles de fabrication spécifiques (par exemple OPC UA, PROFINET) est une exigence clé.

Accès fixe sans fil

L'accès sans fil fixe (FWA) utilise la 5G pour fournir une connectivité à large bande aux maisons et aux entreprises. Les DSP dans les locaux des clients doivent supporter la modulation à haute commande (jusqu'à 256-QAM ou même 1024-QAM dans des conditions idéales) et fonctionner dans les bandes 24–47 GHz mmWave. La gestion des faisceaux dans les déploiements statiques ou quasi-statiques est plus simple que pour les déploiements mobiles, mais le DSP doit toujours gérer les transferts et l'atténuation des interférences.

Conclusion

L'avenir des processeurs DSP en 5G et au-delà n'est pas une évolution unique, mais un paysage ramifié d'architectures spécialisées adaptées à différents scénarios de déploiement. La demande incessante de débits plus élevés, de latences plus faibles et de consommations d'énergie plus faibles continuera de stimuler l'innovation dans les conceptions hétérogènes multi-cœurs, les unités de traitement capables d'IA et les processus avancés de semi-conducteurs.

Les DSP resteront indispensables pour les tâches de couches physiques qui sous-tendent les communications cellulaires, mais leur rôle s'étend à l'IA bord, le déchargement de sécurité et l'exploitation flexible définie par logiciel. Au fur et à mesure que l'industrie se dirige vers les fréquences 6G et sub-THz, les défis du débit d'échantillonnage, de la dissipation thermique et du déterminisme en temps réel ne feront qu'intensifier.

Pour plus de détails sur des sujets spécifiques, voir les spécifications techniques 3GPP Release 18 pour les dernières fonctionnalités avancées 5G, les spécifications O-RAN Alliance front-haul[, et les analyses architecturales détaillées d'organisations telles que IEEE Communications Society[ et European Telecommunications Standards Institute (ETSI).