Le rôle des diélectriques à haut k dans l'échouement des transistors semi-conducteurs

La quête permanente de la miniaturisation des transistors

Depuis des décennies, l'industrie des semi-conducteurs suit la loi Moores, réduisant les dimensions des transistors pour pouvoir accumuler plus de puissance de calcul dans des zones toujours plus petites. Cette mise à niveau incessante a permis aux smartphones, aux serveurs cloud et aux accélérateurs d'IA de définir la vie moderne. Cependant, alors que les longueurs des portes des transistors approchent de l'échelle atomique, le diélectrique traditionnel de la porte de silicium (SiO2) – une fois la norme d'or – devient un goulot d'étranglement critique.

Pourquoi la matière diélectrique dans les transistors

Capacitance et la porte

Dans un transistor à effet de champ à semi-conducteurs métal-oxyde (MOSFET), la pile de porte est constituée d'une électrode métallique (ou polysilicium fortement dopé) séparée du canal semi-conducteur par une couche isolante, le diélectrique de porte. La porte agit comme un condensateur : l'application d'une tension induit un canal conducteur dans le silicium en dessous. La capacité de moduler la charge du canal est directement proportionnelle à la capacité de la porte par unité de surface, qui, pour un condensateur à plaques parallèles, est C = k × ε0 / t, où k est la constante diélectrique (permistibilité relative) de l'isolant, ε0 est la capacité de vide, et t]] est l'épaisseur physique.

Le problème de fuite

Lorsque l'épaisseur du SiO2 tombe sous ~1,5 nanomètres, les courants de tunnel directs deviennent inacceptables. Les électrons peuvent traverser l'isolant même lorsque le transistor est censé être éteint, gaspillant l'énergie et générant de la chaleur. La réponse de l'industrie était de trouver un matériau avec une valeur k plus élevée afin qu'un film plus épais physiquement puisse fournir la même épaisseur d'oxyde (EOT) équivalente qu'une couche SiO2 ultrafine. L'EOT est définie comme t(SiO2) = t(high‐k) × k(SiO2) / k(high‐k)[. L'utilisation d'un diélectrique à haute k permet au fabricant de tripler ou de quadrupler l'épaisseur physique tout en conservant la même capacité électrique, réduisant de façon spectaculaire la fuite de tunnel.

Diélectriques à haute kémie commune et leurs propriétés

Matériaux clés

Le matériau le plus largement adopté en logique CMOS est le dioxyde de hafnium (HfO2), avec une constante diélectrique d'environ 20 à 25, contre 3,9 pour SiO2. Les autres candidats importants sont le dioxyde de zirconium (ZrO2, k - - , l'oxyde d'aluminium (Al2O3, k - , et l'oxyde de lanthane (La2O3, k - - 27). Pour les condensateurs DRAM, les perovskites à base de titane-strontium tels que SrTiO3 (k > 100) sont utilisés, bien qu'ils soient moins courants dans les transistors logiques en raison de difficultés d'intégration.

Pourquoi ne pas utiliser un matériau mince et épais?

Si un diélectrique à faible k est rendu plus épais pour réduire les fuites, la capacité diminue et le transistor perd sa capacité de basculer rapidement. Les matériaux à haute k résolvent ce dilemme en préservant la capacité tout en supprimant le tunnel. Tout aussi important, de nombreux diélectriques à haute k sont déposés à l'aide de dépôts de couches atomiques (ADL), une technique qui assure le contrôle de l'épaisseur de niveau atomique et une excellente conformité sur les structures complexes de transistors tridimensionnels comme les feuilles de nano-FET et de grilles (GAA).

Défis d'intégration : Portails et interfaces métalliques

La question du piégeage des phonons et des charges

Les matériaux à haute teneur en k présentent souvent un écart d'énergie plus faible et une densité plus élevée d'états de piège à l'interface avec le silicium. Ces pièges peuvent capter les porteurs de charge, provoquant des déplacements de tension de seuil, une mobilité réduite du transporteur et des problèmes de fiabilité tels que l'instabilité de la température de biais (BTI) et la dégradation diélectrique dépendante du temps (TDDB). Pour atténuer ces effets, les fabricants insèrent généralement une couche interfaciale ultrafine (souvent SiO2 ou SiON, ~0,5–1 nm) entre le film à haute teneur en k et le canal de silicium.

Fonction de travail Ingénierie et Portes métalliques

Les portes en polysilicium sont incompatibles avec de nombreux matériaux de haute qualité en raison des effets de piquage et d'épuisement de Fermi qui dégradent les performances. L'industrie a résolu cette situation en passant aux portes métalliques avec des fonctions de travail ajustables. Pour les MOSFET de type n et p, différents métaux (p. ex. TiAl pour nFET, MoN ou TiN pour pFET) sont sélectionnés pour régler les tensions de seuil correctes.

Techniques de fabrication

Dépôt de la couche atomique (DLA)

Un cycle typique pour le HfO2 utilise des expositions alternées de tétrakis(diméthylamido)hafnium et vapeur d'eau. Ce procédé produit un film homogène sur une galette de 300 mm et à l'intérieur de caractéristiques profondément encastrées. L'ALD permet également de contrôler avec précision la composition du film, permettant la formation d'oxydes ternaires ou de multicouches (par exemple, HfZrO4) pour optimiser k] et la fiabilité.

Annealing post-déposition

Après la DLA, une étape de recuit à haute température (habituellement dans un milieu inerte comme le N2 ou le gaz de formation) est utilisée pour densifier le film, réduire les densités de défauts et améliorer la cristallinité. La phase cristalline de HfO2 influence fortement sa capacité : la phase monoclinique (commune après dépôt) a k , tandis que les phases tétragonales ou cubiques peuvent atteindre k > 30. Le recuit contrôlé peut favoriser la phase souhaitée, mais un budget thermique excessif peut dégrader la couche interfaciale ou provoquer une diffusion de dopant.

Mécanismes de fiabilité et de dégradation

Instabilité à la température de la partialité (BTI)

Sous une tension prolongée de la porte, le piégeage de la charge dans la couche haute k provoque un déplacement progressif de la tension de seuil. Ceci est particulièrement grave pour les dispositifs pMOS sous biais négatif (NBTI). La haute densité des pièges préexistants dans HfO2 par rapport à SiO2 fait de BTI une préoccupation critique.

Décomposition diélectrique dépendante du temps (TDDB)

Dans les piles à haute teneur en k, la décomposition se produit par la formation de chemins de percolation dans les couches à haute teneur en k et entre les couches. Des modèles statistiques comme la distribution de Weibull sont utilisés pour prédire les taux de défaillance, et les améliorations de processus, comme l'optimisation du rapport d'épaisseur de la double couche, ont des marges de fiabilité étendues.

Orientations futures : au-delà des hautes connaissances conventionnelles

HfO2 ferroélectrique et capacité négative

Une découverte inattendue dans les années 2010 a été que certaines phases cristallines du HfO2 (orthorhombique) présentent une ferroélectricité. Cela ouvre la porte aux transistors de capacité négative, où le changement de la tension de la porte peut amplifier et permettre le changement de sous-60 mV/décacade (la limite de Boltzmann).

Haut-k sur les matériaux 2D

Les semi-conducteurs bidimensionnels comme MoS2 et WSe2 offrent une minceur ultime des canaux (une couche atomique) et promettent une échelle continue au-delà des limites du silicium. Cependant, le dépôt d'un diélectrique à haute teneur en k sur une surface 2D sans endommager la couche fragile ou créer trop de pièges d'interface reste un défi.

Autres candidats de haut niveau k

Des matériaux tels que LaLuO3, AlScN et BaTiO3 sont à l'étude pour leurs permis ultra-hauts ou leurs propriétés nouvelles. Pour la logique, le but principal est de pousser l'EOT sous 0,5 nm tout en conservant les fuites dans des limites acceptables. Cela nécessite non seulement élevé k mais aussi un écart de bande suffisamment grand (>5 eV) et la compatibilité avec les budgets thermiques CMOS.

Conclusion

En remplaçant le SiO2 par des matériaux comme le dioxyde de hafnium et le dioxyde de zirconium, l'industrie continue de réduire les transistors tout en contrôlant les fuites et en maintenant les performances.L'intégration réussie des diélectriques à haute k avec des portes métalliques est devenue la pierre angulaire de chaque nœud logique avancé de 45 nm à l'ère du sous‐3 nm. Alors que l'industrie pousse vers les transistors à porte tout autour et explore les canaux 2D, la physique et l'ingénierie des isolateurs à haute k restera un domaine de recherche dynamique.Pour plus de détails, voir l'introduction de HKMG à 45 nm, l'examen complet dans ][Nature Reviews Materials[ sur les diélectriques à haute k, et la discussion sur les HfO2 ferroélectriques dans ][Fillicitation d'examen des matériaux à grande échelle,